chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

利用單片機和FPGA器件實現等效和實時采樣方式的數字示波器設計

電子設計 ? 來源:郭婷 ? 作者:電子設計 ? 2019-05-05 08:19 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

引言

數字示波器自上個世紀七十年代誕生以來,它已成為測試工程師必備的工具之一。隨著近年來電子技術取得突破性的進展,催生了更龐大的數字示波器市場需求。此外,信號傳輸在現代工程中是很重要的一個技術環(huán)節(jié),但在信號傳輸中,數字信號將對模擬信號產生干擾,目前采用的解決方法是利用單片機來實現模擬信號和數字信號在單線中的混合傳輸,而這其中的測試和調試就要求示波器必須能夠對數字信號和模擬信號同時進行分析和顯示。因此,這里介紹一種基于等效和實時采樣數字示波器的設計。

2 設計方案

2.1 采樣方案

選擇實時采樣和等效采樣相結合的方式,實時采樣速率小于1 MS/s,水平分辨率至少為20點/div,故系統(tǒng)50 kHz以下采用實時采樣方式,而50 kHz~10 MHz采用等效時間采樣方式,最高等效采樣速率可達到200 Ms/s。

2.2 頻率測量方案

由于該系統(tǒng)測試頻率上限為10 MHz。根據等精度測量和測周法原理,將此頻率分為兩段。因此,10 kHz以下頻率段,采用測周法;10 kHz以上的頻率段,采用等精度測量法,從而縮短測量時間。

2.3 觸發(fā)方案

采用內部軟件觸發(fā),通過軟件設置觸發(fā)電平,軟件設置的施密特觸發(fā)器參數容易修改,可以很好抑制比較器產生的毛刺。當所采樣值大于該觸發(fā)電平時,產生一次觸發(fā)。該方案可排除硬件產生的毛刺干擾,觸發(fā)和波形較穩(wěn)定,且易實現觸發(fā)電壓的調整。

2.4 采樣與保持電路方案

采用射極跟隨器、模擬開關和電容搭建采樣與保持電路。射極跟隨器可選用帶寬穩(wěn)定且?guī)尤菪载撦d強的運放,有較多的TI模擬開關,使其速度很容易滿足要求,再選用合適的漏電小的聚苯電容即可實現采樣與保持電路。

3 系統(tǒng)硬件電路設計

系統(tǒng)制定出系統(tǒng)總體方案:輸入信號經阻抗變換電路后進行程控放大,再經采樣與保持電路后進人MAX118進行采樣。其中程控放大倍數和A/D采樣速率由垂直靈敏度和水平掃描速度確定,采樣時刻由上升沿觸發(fā)判斷和等效采樣控制單元決定。采樣數據存入雙端口RAM,顯示控制模塊讀取RAM內容并控制DAC904輸出顯示。圖1為系統(tǒng)總體設計實現框圖。

利用單片機和FPGA器件實現等效和實時采樣方式的數字示波器設計

3.1 程控放大及前級阻抗匹配

信號先經前級AD811的阻抗匹配后實現系統(tǒng)的輸入阻抗為1 MΩ,再經過模擬開關MAX308CPE來實現不同通道放大的選擇,最后經模擬開關COM總輸出,如圖2所示。

利用單片機和FPGA器件實現等效和實時采樣方式的數字示波器設計

3.2 采樣與保持電路

基于采樣頻帶要達到10 MHz,系統(tǒng)采用模擬開關THS3166,其特點是低導通電阻、電容,低漏電流,低捕獲時間和通斷孔徑時間,但只工作在正電壓范圍,故需前級加法器。開關前再加一級射極跟隨器,采用帶動容性負載強寬帶運放THS3001做前后級的隔離。

3.3 整形及測頻電路

高頻段整形采用高速比較器MAX913,低頻段采用低速比較器LM311。為提高輸入MAX913信號的信噪比,在其前級加一級無限增益放大,采用高頻率運算放大器LM7171,放大倍數50,這樣減小MAX913輸出脈沖邊沿抖動。同時,為避免高頻整形方波的諧波發(fā)射,比較器輸出均經74LS393分頻后送入FPGA進行等精度測頻,脈沖邊沿更陡峭,便于測量。

3.4 A/D采樣電路

A/D轉換器采樣是信號處理的重要部分,是對模擬信號進行數字量化。采用MAx118的流水線工作模式,該模式下MAX118的工作直觀,控制簡單。圖3為MAX118的實現電路。

利用單片機和FPGA器件實現等效和實時采樣方式的數字示波器設計

4 系統(tǒng)軟件設計

簡化后的系統(tǒng)軟件流程如圖4所示。系統(tǒng)主體功能采用模塊化的設計思想,通過按鍵進行選擇,且菜單界面良好,具有較強的人機交互性。為了在示波器上顯示穩(wěn)定的波形,采用內觸發(fā)方式進行掃描,軟件對觸發(fā)電平的設置較好排除硬件毛刺產生的干擾,觸發(fā)和波形較穩(wěn)定,且易實現觸發(fā)電壓的調整。另外雙端口RAM的使用還使系統(tǒng)具備自動調節(jié)和波形存儲的功能。

利用單片機和FPGA器件實現等效和實時采樣方式的數字示波器設計

5 測試結果

5.1 使用的儀器及測試方案

PC機:清華同方P1.7 G,512 M;直流穩(wěn)壓電源:SG1733SB;雙蹤示波器:泰克TDS1002;仿真機:E51/S偉福;信號源:Agilent 33120A;數字合成高頻信號發(fā)生器:SP1461。

將系統(tǒng)行列掃描輸出端分別與模擬示波器X軸與y軸輸入端相連,進行垂直靈敏度和水平掃描速度測試,信號幅值和周期測試。

5.2 測試數據及分析

表1和表2分別給出了該系統(tǒng)設計的水平靈敏度和垂直靈敏度測試數據。

利用單片機和FPGA器件實現等效和實時采樣方式的數字示波器設計

利用單片機和FPGA器件實現等效和實時采樣方式的數字示波器設計

系統(tǒng)電壓測量誤差主要于前級信號調理電路,被測信號是寬帶寬,高動態(tài)范圍的信號,因而對前級放大器幅頻特性要求很高。系統(tǒng)頻率測量的誤差于等精度測頻中對頻標計數的±1誤差,以及比較器邊沿抖動和工作的不穩(wěn)定性。

系統(tǒng)具有3檔垂直靈敏度,電壓測量誤差小于2%,7檔水平掃描速率,周期測量誤差小于0.01%,以及觸發(fā)電平調節(jié)和存儲波形的功能。

6 結束語

該數字示波器增加了垂直靈敏度和水平掃描速度的檔位、AUTOSET和光標顯示以及對顯示波形處理的功能,顯示波形無明顯失真,幅度測量誤差小于2%,頻率測量精度優(yōu)于0.01%,并能進行單次觸發(fā),存儲/調出波形。系統(tǒng)的顯示輸出采用模擬示波器和128×64點陣液晶相結合的方式,波形顯示清晰,工作穩(wěn)定,操作簡單,人機界面友好。


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1650

    文章

    22207

    瀏覽量

    626910
  • 單片機
    +關注

    關注

    6071

    文章

    45259

    瀏覽量

    660128
  • 示波器
    +關注

    關注

    113

    文章

    6886

    瀏覽量

    193140
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    【AC620 FPGA試用申請】等效隨機采樣數字存儲式示波器

    項目名稱:等效隨機采樣數字存儲式示波器試用計劃:利用fpga驅動高速adc模塊,構成
    發(fā)表于 06-20 11:19

    等效時間采樣技術的原理作用及采用FPGA器件實現系統(tǒng)的設計

    ,分頻后的時鐘波形在時鐘的上升沿對信號進行采樣,那么就會得到如圖1(a)中所表示的等效時間采樣。等效時間采樣技術的原理作用及采用
    發(fā)表于 10-21 16:43

    基于等效實時采樣數字示波器該如何去設計?

    本文介紹一種基于等效實時采樣數字示波器設計。
    發(fā)表于 05-17 06:00

    基于單片機等效采樣示波器的設計

    數字示波器技術中!常用的采樣方法有兩種" 實時采樣等效
    發(fā)表于 07-08 16:30 ?45次下載

    基于單片機等效采樣示波器設計

    摘要:介紹了基于單片機系統(tǒng)的精密時鐘發(fā)生電路對高頻信號(1MHz~80MHz)進行等效采樣的方法,設計并實現一個模擬帶寬為1Hz~80MHz的簡易
    發(fā)表于 03-24 13:13 ?1855次閱讀
    基于<b class='flag-5'>單片機</b>的<b class='flag-5'>等效</b><b class='flag-5'>采樣</b><b class='flag-5'>示波器</b>設計

    基于單片機FPGA的簡易數字存儲示波器設計

    基于單片機FPGA的簡易數字存儲示波器設計 l 引言   與傳統(tǒng)模擬示波器相比.數字存儲
    發(fā)表于 12-03 21:55 ?1487次閱讀
    基于<b class='flag-5'>單片機</b>和<b class='flag-5'>FPGA</b>的簡易<b class='flag-5'>數字</b>存儲<b class='flag-5'>示波器</b>設計

    基于FPGA等效采樣存儲示波器設計

    提出了一種應用于便攜式數字存儲示波器等效采樣實現方案。詳細講述了FPGA和微處理器LPC213
    發(fā)表于 03-16 12:12 ?127次下載

    基于單片機FPGA數字示波器的設計

    提出了一種基于數字示波器原理,以單片機FPGA為控制核心的數字示波器
    發(fā)表于 10-08 15:31 ?277次下載
    基于<b class='flag-5'>單片機</b>和<b class='flag-5'>FPGA</b>的<b class='flag-5'>數字</b><b class='flag-5'>示波器</b>的設計

    采用實時采樣等效采樣相結合實現數字示波器的設計

    信號傳輸中,數字信號將對模擬信號產生干擾,目前采用的解決方法是利用單片機實現模擬信號和數字信號在單線中的混合傳輸,而這其中的測試和調試就要
    發(fā)表于 08-18 10:25 ?2770次閱讀
    采用<b class='flag-5'>實時</b><b class='flag-5'>采樣</b>和<b class='flag-5'>等效</b><b class='flag-5'>采樣</b>相結合<b class='flag-5'>實現</b><b class='flag-5'>數字</b><b class='flag-5'>示波器</b>的設計

    實時示波器采樣示波器區(qū)別

    ? 實時示波器通常被稱為DSO(數字存儲示波器)或MSO(混合信號示波器)。目前在售的大部分示波器
    的頭像 發(fā)表于 01-07 11:06 ?1.3w次閱讀

    基于FPGA等效時間采樣原理的實現

    ,就需要提高采樣時鐘的頻率,但是由于系統(tǒng)的ADC 器件時鐘速率并不能達到要求的高頻速率或者存儲處理速度等不能滿足要求因此我們可以采用低速ADC 器件通過等效時間
    的頭像 發(fā)表于 07-29 09:00 ?1486次閱讀
    基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>等效</b>時間<b class='flag-5'>采樣</b>原理的<b class='flag-5'>實現</b>

    什么是示波器實時采樣率?什么是示波器等效時間采樣?

    什么是示波器實時采樣率? 什么是示波器等效時間采樣?
    的頭像 發(fā)表于 10-17 16:16 ?3028次閱讀

    示波器實時采樣等效采樣有何區(qū)別

    示波器實時采樣等效采樣有何區(qū)別? 示波器實時
    的頭像 發(fā)表于 12-21 14:02 ?1770次閱讀

    采樣示波器實時示波器的區(qū)別

    、原理 1. 采樣示波器采樣示波器基于采樣定理,通過對輸入信號進行采樣和保持,將連續(xù)信號轉換成
    的頭像 發(fā)表于 01-03 17:13 ?2598次閱讀

    等效時間采樣示波器實時示波器的對比,有什么不同?

    等效時間采樣示波器實時示波器的對比,有什么不同? 等效時間
    的頭像 發(fā)表于 01-19 11:29 ?2430次閱讀