在電子設(shè)計(jì)領(lǐng)域，高精度模擬到數(shù)字的轉(zhuǎn)換至關(guān)重要，它直接影響著整個(gè)系統(tǒng)的性能和精度。德州儀器（TI）的ADS1224作為一款4通道、24位的delta - sigma模數(shù)（A/D）轉(zhuǎn)換器，憑借其卓越的性能和低功耗特性，在眾多應(yīng)用場(chǎng)景中脫穎而出。今天，我們就來深入探討一下ADS1224的特點(diǎn)、工作原理以及實(shí)際應(yīng)用。

文件下載：ads1224.pdf

1. 產(chǎn)品概述

ADS1224采用TSSOP - 20封裝，為高分辨率測(cè)量提供了出色的解決方案，尤其適用于便攜式系統(tǒng)和對(duì)空間及功耗有嚴(yán)格要求的應(yīng)用。它具備240SPS的數(shù)據(jù)速率（4MHz時(shí)鐘）和20位的有效分辨率，輸入多路復(fù)用器支持四個(gè)差分通道，能夠滿足多樣化的測(cè)量需求。

1.1 主要特性

• 高性能指標(biāo)：具有±5V的差分輸入范圍，0.0003%（典型值）、0.0015%（最大值）的積分非線性（INL），自校準(zhǔn)功能確保了測(cè)量的準(zhǔn)確性。
• 低功耗設(shè)計(jì)：在3V工作時(shí)功耗通常小于1mW，待機(jī)模式下功耗小于1μW，非常適合電池供電的應(yīng)用。
• 靈活的接口：簡(jiǎn)單的2線串行接口，方便與微控制器（如MSP430）連接，實(shí)現(xiàn)數(shù)據(jù)的檢索、自校準(zhǔn)和待機(jī)模式控制。
• 溫度傳感器：片上集成溫度傳感器，可用于溫度補(bǔ)償?shù)葢?yīng)用。

2. 電氣特性分析

2.1 模擬輸入特性

• 輸入范圍：全量程輸入電壓為±2VREF，緩沖器關(guān)閉時(shí)，絕對(duì)輸入電壓范圍為GND - 0.1V至AVDD + 0.1V；緩沖器開啟時(shí)，范圍為GND + 0.05V至AVDD - 1.5V。
• 輸入阻抗：緩沖器關(guān)閉時(shí)，差分輸入阻抗為2.7MΩ，共模輸入阻抗為5.4MΩ；緩沖器開啟時(shí)，差分輸入阻抗高達(dá)1.2GΩ。

2.2 系統(tǒng)性能指標(biāo)

• 分辨率：24位無丟失碼，確保了高精度的測(cè)量。
• 數(shù)據(jù)速率：數(shù)據(jù)速率與時(shí)鐘頻率成正比，例如在2MHz時(shí)鐘下為120SPS。
• 線性度和誤差：積分非線性（INL）在緩沖器關(guān)閉時(shí)典型值為0.0003% FSR，緩沖器開啟時(shí)為0.0006% FSR；偏移誤差和增益誤差都控制在極小范圍內(nèi)，并且具有良好的溫度穩(wěn)定性。

2.3 電源特性

• 電源電壓范圍：模擬電源（AVDD）和數(shù)字電源（DVDD）范圍為2.7V至5.5V，適應(yīng)多種電源環(huán)境。
• 電流消耗：待機(jī)模式下AVDD電流小于1μA，正常模式下，緩沖器關(guān)閉時(shí)AVDD = 5V電流為285μA，緩沖器開啟時(shí)為405μA。

3. 工作原理與信號(hào)處理

3.1 輸入信號(hào)選擇

ADS1224的輸入信號(hào)通過AINPx和AINNx引腳接入，由MUX0和MUX1引腳控制的輸入多路復(fù)用器選擇。它既可以接受差分輸入信號(hào)，也可以測(cè)量單極性信號(hào)。當(dāng)測(cè)量單極性信號(hào)時(shí)，將負(fù)輸入（AINNx）接地，輸入信號(hào)連接到正輸入（AINPx），但此時(shí)僅使用了轉(zhuǎn)換器滿量程范圍的一半。

3.2 模擬輸入測(cè)量

• 無輸入緩沖器時(shí)：通過內(nèi)部電容的連續(xù)充電和放電來測(cè)量輸入信號(hào)，采樣/放電周期以fCLK / 32的頻率重復(fù)。
• 有輸入緩沖器時(shí)：?jiǎn)⒂玫推啤夭ǚ€(wěn)定的輸入緩沖器，實(shí)現(xiàn)非常高的輸入阻抗，減少對(duì)測(cè)量的負(fù)載影響。

3.3 溫度傳感器測(cè)量

通過將TEMPEN引腳置高，可將模擬輸入切換到片上溫度傳感器。溫度傳感器基于兩個(gè)二極管的電壓差進(jìn)行測(cè)量，在25°C時(shí)電壓為106mV，溫度系數(shù)為360μV/°C。

3.4 電壓參考輸入

電壓參考VREF由VREFP和VREFN引腳之間的電壓差產(chǎn)生，參考輸入的有效阻抗為500kΩ（fCLK = 2MHz）。為了獲得最佳性能，建議在VREFP和VREFN之間使用0.1μF的旁路電容，并盡量靠近引腳放置。

4. 時(shí)鐘與數(shù)據(jù)處理

4.1 時(shí)鐘輸入（CLK）

CLK引腳為ADS1224提供系統(tǒng)時(shí)鐘，可通過提高CLK頻率來加快數(shù)據(jù)速率。在正常運(yùn)行期間，CLK必須保持運(yùn)行，待機(jī)模式下可關(guān)閉以節(jié)省功耗。為了獲得最佳模擬性能，應(yīng)盡量減少CLK上的過沖和下沖，可在CLK引腳串聯(lián)一個(gè)10Ω至100Ω的小電阻。

4.2 數(shù)據(jù)準(zhǔn)備/數(shù)據(jù)輸出（DRDY/DOUT）

該引腳具有雙重功能。當(dāng)新數(shù)據(jù)準(zhǔn)備好時(shí)，引腳變?yōu)榈碗娖?；之后，在SCLK的第一個(gè)上升沿，引腳開始輸出轉(zhuǎn)換數(shù)據(jù)，數(shù)據(jù)以二進(jìn)制補(bǔ)碼格式輸出，最高有效位（MSB）優(yōu)先。

4.3 串行時(shí)鐘輸入（SCLK）

SCLK引腳用于在每個(gè)上升沿移出串行數(shù)據(jù)。該輸入可使用5V邏輯驅(qū)動(dòng)，輸入具有滯后特性，但仍需確保信號(hào)的干凈，避免毛刺或緩慢上升的信號(hào)導(dǎo)致不必要的移位。

5. 頻率響應(yīng)與數(shù)據(jù)處理

5.1 頻率響應(yīng)特性

ADS1224的頻率響應(yīng)類似于低通濾波器，-3dB截止頻率為31.5Hz（fCLK = 2MHz）。數(shù)據(jù)速率和頻率響應(yīng)與CLK頻率成正比，可通過選擇合適的時(shí)鐘頻率來拒絕50Hz或60Hz的噪聲，例如選擇fCLK = 910kHz可同時(shí)拒絕50Hz和60Hz噪聲。

5.2 數(shù)據(jù)格式與檢索

數(shù)據(jù)以24位二進(jìn)制補(bǔ)碼格式輸出，最低有效位（LSB）的權(quán)重為(2VREF) / (2^23 - 1)。檢索數(shù)據(jù)時(shí)，需等待DRDY/DOUT變?yōu)榈碗娖?，然后通過施加SCLK來移出數(shù)據(jù)。

5.3 自校準(zhǔn)與待機(jī)模式

• 自校準(zhǔn)：可在任何時(shí)候啟動(dòng)自校準(zhǔn)，通常在電源上電時(shí)自動(dòng)進(jìn)行的自校準(zhǔn)已能滿足大多數(shù)應(yīng)用需求。啟動(dòng)自校準(zhǔn)時(shí)，在檢索24位數(shù)據(jù)后施加至少兩個(gè)額外的SCLK。
• 待機(jī)模式：通過將SCLK保持高電平進(jìn)入待機(jī)模式，可顯著降低功耗。待機(jī)模式下，緩沖器必須禁用以防止輸入負(fù)載。還可以設(shè)置在退出待機(jī)模式后立即進(jìn)行自校準(zhǔn)，以補(bǔ)償溫度或電源電壓變化。

6. 應(yīng)用案例分析

6.1 多通道系統(tǒng)

多個(gè)ADS1224可并行操作，實(shí)現(xiàn)多通道測(cè)量。通過連接相同的CLK和SCLK信號(hào)，并將所有設(shè)備置于待機(jī)模式，可實(shí)現(xiàn)同步采樣。在讀取數(shù)據(jù)時(shí)，需考慮DRDY/DOUT信號(hào)的差異，以確保數(shù)據(jù)的準(zhǔn)確性。

6.2 容器稱重系統(tǒng)

ADS1224的四個(gè)差分輸入可直接測(cè)量四個(gè)負(fù)載單元，取代傳統(tǒng)的機(jī)械調(diào)整方式，通過軟件進(jìn)行數(shù)字求和。在該應(yīng)用中，參考電壓通常由AVDD分壓得到，負(fù)載單元輸出經(jīng)放大器放大后接入ADS1224的模擬輸入，通過低通濾波器減少噪聲。

7. 設(shè)計(jì)建議與注意事項(xiàng)

7.1 電路設(shè)計(jì)

• 電源旁路：使用陶瓷電容和鉭電容進(jìn)行電源旁路，將電容靠近電源引腳放置，確保電源的穩(wěn)定性。
• 參考和模擬輸入：對(duì)參考電壓和模擬輸入進(jìn)行旁路處理，使用低噪聲、低漂移的參考源，如REF1004。輸入可使用簡(jiǎn)單的RC濾波器限制高頻噪聲。
• 數(shù)字輸入：在數(shù)字輸入引腳串聯(lián)小電阻（約100Ω），控制走線阻抗，避免數(shù)字輸入信號(hào)的振鈴。

7.2 布局設(shè)計(jì)

• 接地：使用接地平面，將ADS1224的GND引腳和旁路電容直接連接到接地平面。
• 走線：保持輸入引腳的走線短而直，避免交叉和干擾。

總結(jié)

ADS1224作為一款高性能的24位A/D轉(zhuǎn)換器，憑借其豐富的特性和靈活的應(yīng)用方式，為電子工程師提供了一個(gè)強(qiáng)大的工具。在實(shí)際設(shè)計(jì)中，我們需要充分理解其電氣特性和工作原理，結(jié)合具體應(yīng)用場(chǎng)景進(jìn)行合理的電路設(shè)計(jì)和布局，以充分發(fā)揮其性能優(yōu)勢(shì)。希望通過本文的介紹，能幫助大家更好地掌握ADS1224的使用，提升設(shè)計(jì)的質(zhì)量和效率。

你在使用ADS1224的過程中遇到過哪些問題？或者你對(duì)它在其他應(yīng)用場(chǎng)景中的使用有什么想法？歡迎在評(píng)論區(qū)分享交流！