在電子工程師的日常設(shè)計(jì)工作中，數(shù)模轉(zhuǎn)換器（DAC）是極為關(guān)鍵的器件，它在數(shù)字信號(hào)與模擬信號(hào)之間搭建起了橋梁，廣泛應(yīng)用于眾多領(lǐng)域。今天，我們就來(lái)深入探討德州儀器（TI）推出的 TLV5630/31/32 系列 8 通道、12/10/8 位、2.7V 至 5.5V 低功耗數(shù)模轉(zhuǎn)換器。

文件下載：tlv5632.pdf

一、核心特性

高密度集成與多樣分辨率

這三款器件將 8 個(gè)電壓輸出 DAC 集成于一個(gè)封裝之中，為設(shè)計(jì)者提供了高度集成的解決方案，能有效節(jié)省電路板空間。其中，TLV5630 具備 12 位分辨率，可實(shí)現(xiàn)高精度的數(shù)模轉(zhuǎn)換；TLV5631 是 10 位分辨率，在精度和成本之間取得了良好的平衡；TLV5632 為 8 位分辨率，適用于對(duì)精度要求相對(duì)較低但對(duì)成本敏感的應(yīng)用場(chǎng)景。這種多樣化的分辨率選擇，能滿足不同應(yīng)用的需求。

靈活的建立時(shí)間與功耗控制

該系列產(chǎn)品擁有可編程的建立時(shí)間與功耗控制功能。在快速模式下，建立時(shí)間僅需 1μs，能快速響應(yīng)數(shù)字信號(hào)的變化；而在慢速模式下，建立時(shí)間為 3μs，此時(shí)功耗相對(duì)較低。例如，在 3V 電源電壓下，慢速模式功耗為 18mW，快速模式功耗為 48mW。設(shè)計(jì)者可以根據(jù)實(shí)際應(yīng)用對(duì)速度和功耗的要求，靈活調(diào)整工作模式。

廣泛的兼容性

TLV5630/31/32 與 TMS320 和 SPI 串行端口兼容，這使得它們能夠方便地與各種微控制器和數(shù)字信號(hào)處理器連接，實(shí)現(xiàn)無(wú)縫對(duì)接，為系統(tǒng)設(shè)計(jì)帶來(lái)了極大的便利。

優(yōu)異的溫度特性

在不同的溫度環(huán)境下，該系列 DAC 具有單調(diào)特性，能夠保證輸出信號(hào)的穩(wěn)定性和準(zhǔn)確性，減少因溫度變化而導(dǎo)致的誤差。

低功耗與節(jié)能設(shè)計(jì)

除了前面提到的不同模式下的低功耗表現(xiàn)外，還具備掉電模式。在不需要進(jìn)行數(shù)模轉(zhuǎn)換時(shí)，可將器件置于掉電模式，進(jìn)一步降低功耗，延長(zhǎng)電池使用壽命，這對(duì)于一些便攜式設(shè)備和對(duì)功耗敏感的應(yīng)用尤為重要。

內(nèi)部參考與級(jí)聯(lián)功能

內(nèi)部集成了可編程帶隙參考，為 DAC 提供穩(wěn)定的參考電壓，減少了外部參考電路的設(shè)計(jì)，提高了系統(tǒng)的穩(wěn)定性。同時(shí)，數(shù)據(jù)輸出可用于菊花鏈連接多個(gè)器件，方便實(shí)現(xiàn)多通道擴(kuò)展，滿足更復(fù)雜的應(yīng)用需求。

二、應(yīng)用場(chǎng)景

數(shù)字伺服控制環(huán)路

在數(shù)字伺服控制系統(tǒng)中，需要精確的模擬信號(hào)來(lái)驅(qū)動(dòng)伺服電機(jī)。TLV5630/31/32 的高精度和快速建立時(shí)間，能夠及時(shí)響應(yīng)控制信號(hào)的變化，實(shí)現(xiàn)對(duì)電機(jī)的精確控制，提高系統(tǒng)的動(dòng)態(tài)性能和穩(wěn)定性。

數(shù)字偏移和增益調(diào)整

在信號(hào)處理電路中，常常需要對(duì)信號(hào)進(jìn)行偏移和增益調(diào)整。該系列 DAC 可以根據(jù)數(shù)字控制信號(hào)，精確地調(diào)整輸出信號(hào)的偏移和增益，確保信號(hào)處理的準(zhǔn)確性和一致性。

工業(yè)過(guò)程控制

工業(yè)生產(chǎn)過(guò)程中，需要對(duì)各種物理量（如溫度、壓力、流量等）進(jìn)行精確控制。TLV5630/31/32 可以將數(shù)字控制信號(hào)轉(zhuǎn)換為模擬信號(hào)，驅(qū)動(dòng)執(zhí)行器（如閥門、電機(jī)等），實(shí)現(xiàn)對(duì)工業(yè)過(guò)程的精確調(diào)節(jié)。

機(jī)器和運(yùn)動(dòng)控制設(shè)備

在機(jī)器人、自動(dòng)化生產(chǎn)線等機(jī)器和運(yùn)動(dòng)控制設(shè)備中，需要對(duì)多個(gè)運(yùn)動(dòng)軸進(jìn)行精確控制。通過(guò)菊花鏈連接多個(gè) TLV5630/31/32 器件，可以為每個(gè)運(yùn)動(dòng)軸提供獨(dú)立的模擬控制信號(hào)，實(shí)現(xiàn)復(fù)雜的運(yùn)動(dòng)控制任務(wù)。

大容量存儲(chǔ)設(shè)備

在大容量存儲(chǔ)設(shè)備中，如硬盤驅(qū)動(dòng)器、磁帶驅(qū)動(dòng)器等，需要精確的模擬信號(hào)來(lái)控制讀寫頭的位置和速度。TLV5630/31/32 的高精度和穩(wěn)定性，能夠滿足存儲(chǔ)設(shè)備對(duì)信號(hào)精度和穩(wěn)定性的要求，提高數(shù)據(jù)讀寫的準(zhǔn)確性。

三、技術(shù)細(xì)節(jié)剖析

引腳與封裝

TLV5630/31/32 采用 20 引腳的 SOIC 和 TSSOP 封裝，引腳兼容，方便設(shè)計(jì)者進(jìn)行替換和升級(jí)。不同的封裝形式適用于不同的應(yīng)用場(chǎng)景，如 SOIC 封裝適用于一般的電路板設(shè)計(jì)，而 TSSOP 封裝則更適合對(duì)空間要求較高的應(yīng)用。

電氣特性

電源特性

在電源電流方面，無(wú)負(fù)載且所有輸入為 (DV{DD}) 或 GND、(V{ref}=2.048V) 時(shí)，快速模式下電源電流典型值為 16mA，最大值為 21mA；慢速模式下典型值為 6mA，最大值為 8mA。掉電模式下電源電流僅為 0.1μA，體現(xiàn)了其低功耗的優(yōu)勢(shì)。電源開(kāi)啟閾值為 2V，電源抑制比（PSRR）在滿量程時(shí)為 -50dB，能夠有效抑制電源噪聲對(duì)輸出信號(hào)的影響。

靜態(tài) DAC 特性

分辨率方面，TLV5630 為 12 位，TLV5631 為 10 位，TLV5632 為 8 位。積分非線性（INL）和微分非線性（DNL）指標(biāo)反映了 DAC 的轉(zhuǎn)換精度，不同型號(hào)在不同代碼段的 INL 和 DNL 指標(biāo)有所差異，但都能滿足大多數(shù)應(yīng)用的要求。零刻度誤差（Ezs）最大值為 30mV，零刻度誤差溫度系數(shù)（Ezs TC）為 30μV/℃，增益誤差（EG）最大值為 0.6% 滿量程電壓，增益誤差溫度系數(shù)（EGTC）為 10ppm/℃，這些指標(biāo)保證了 DAC 在不同溫度和輸入條件下的輸出精度。

輸出特性

電壓輸出范圍為 0 至 (AV{DD}-0.4V)，輸出負(fù)載調(diào)節(jié)精度在 (R{L}=2kΩ) 與 (R_{L}=10kΩ) 時(shí)為 ±0.3% 滿量程電壓，能夠在不同負(fù)載條件下保持輸出電壓的穩(wěn)定性。

參考輸出與輸入特性

參考輸出電壓分為低參考電壓（(V{REFOUTL})）和高參考電壓（(V{REFOUTH})），在不同電源電壓下有相應(yīng)的取值范圍。輸出源電流和吸收電流分別為 1mA 和 -1mA，負(fù)載電容為 1 至 10μF，參考輸入電壓范圍為 0 至 (AV_{DD})，輸入電阻為 50kΩ，輸入電容為 10pF，參考輸入帶寬在不同模式下有所不同，參考饋通在特定條件下為 84dB，這些特性保證了參考信號(hào)的穩(wěn)定性和準(zhǔn)確性。

數(shù)字輸入與輸出特性

數(shù)字輸入和輸出具有明確的電壓和電流要求，如高電平數(shù)字輸入電流在 (V = DV{DD}) 時(shí)為 1μA，低電平數(shù)字輸入電流在 (V{i}=0V) 時(shí)為 1μA，輸入電容為 8pF。數(shù)字輸出高電平電壓在 (R{L}=10kΩ) 時(shí)為 2.6V，低電平電壓為 0.4V，輸出電壓上升時(shí)間在 (R{L}=10kΩ)、(C_{L}=20pF) 時(shí)為 5 至 10ns，保證了數(shù)字信號(hào)的可靠傳輸。

模擬輸出動(dòng)態(tài)性能

輸出建立時(shí)間分為滿量程建立時(shí)間（(t{s(FS)})）和代碼到代碼建立時(shí)間（(t{s(CC)})），在快速模式和慢速模式下有不同的取值。壓擺率（SR）在不同模式下也有所不同，快速模式為 4 至 10V/μs，慢速模式為 1 至 3V/μs，能夠滿足不同應(yīng)用對(duì)信號(hào)變化速度的要求。毛刺能量為 4nV - s，通道串?dāng)_在 10kHz 正弦波、4VPP 時(shí)為 90dB，保證了模擬輸出信號(hào)的質(zhì)量。

數(shù)字輸入時(shí)序要求

數(shù)字輸入時(shí)序?qū)?DAC 的正常工作至關(guān)重要。例如，F(xiàn)S 低電平在下次負(fù) SCLK 邊沿之前的建立時(shí)間（(t{su(FS - CK)})）為 8ns，第 16 個(gè)負(fù)邊沿在 FS 低電平后對(duì) D0 采樣到 FS 上升沿的建立時(shí)間（(t{su(C16 - FS)})）在 μC 模式下為 10ns 等。設(shè)計(jì)者需要嚴(yán)格按照這些時(shí)序要求進(jìn)行電路設(shè)計(jì)，以確保數(shù)據(jù)的正確傳輸和轉(zhuǎn)換。

四、工作原理與操作模式

通用功能

TLV5630/31/32 基于電阻串架構(gòu)，由串行接口、速度和掉電控制邏輯、內(nèi)部參考、電阻串和軌到軌輸出緩沖器組成。每個(gè)通道的輸出電壓由參考電壓（REF）和數(shù)字輸入值（CODE）決定，計(jì)算公式為 (2REF\frac{CODE}{0×1000}[V])。不同型號(hào)的數(shù)字輸入范圍有所不同，TLV5630 為 0x000 至 0xFFF，TLV5631 為 0x000 至 0xFFC，TLV5632 為 0x000 至 0xFF0。

上電復(fù)位（POR）

內(nèi)置的上電復(fù)位電路在電源上電后控制輸出電壓。上電時(shí)，所有鎖存器（包括預(yù)設(shè)寄存器）都被置為零，但只有當(dāng) LDAC 為低電平時(shí)，DAC 輸出才會(huì)置為零。DAC 輸出可能會(huì)有一個(gè)由輸出緩沖器產(chǎn)生的小偏移誤差，寄存器將保持為零，直到對(duì) DAC 進(jìn)行有效的寫操作，改變 DAC 寄存器數(shù)據(jù)。在使用不同的模擬（(AV{DD})）和數(shù)字（(DV{DD})）電源時(shí)，(AV{DD}) 必須先于 (DV{DD}) 上電，以確保上電復(fù)位電路正常工作。

串行接口

FS 的下降沿啟動(dòng)數(shù)據(jù)傳輸，DIN 上的數(shù)據(jù)從最高有效位（MSB）開(kāi)始在 SCLK 的下降沿移入內(nèi)部寄存器。傳輸 16 位數(shù)據(jù)后，移位寄存器的內(nèi)容根據(jù)數(shù)據(jù)字中的地址位移動(dòng)到相應(yīng)的 DAC 保持寄存器。LDAC 引腳為低電平時(shí)，將 DAC 保持寄存器的內(nèi)容傳輸?shù)?DAC 鎖存器并更新 DAC 輸出。LDAC 是異步輸入，如果不需要同時(shí)更新所有 8 個(gè)通道，可以將其保持為低電平。

DSP 模式與 μC 模式

DSP 模式和 μC 模式在數(shù)據(jù)傳輸和控制上有所不同。在 μC 模式下，F(xiàn)S 需要保持低電平直到所有 16 位數(shù)據(jù)傳輸完畢，如果在第 16 個(gè)下降時(shí)鐘沿之前將 FS 拉高，數(shù)據(jù)傳輸將被取消，DAC 在 FS 上升沿后更新。在 DSP 模式下，F(xiàn)S 需要保持低電平 20ns，并且可以在第 16 個(gè)下降時(shí)鐘沿之前拉高，同時(shí)在 FS 變低以啟動(dòng)寫（DIN）周期之前需要一個(gè)下降 SCLK 邊沿，且該邊沿至少要在 FS 變低之前 5ns 發(fā)生。

串行時(shí)鐘頻率與更新速率

最大串行時(shí)鐘頻率為 30MHz，計(jì)算公式為 (f{sclkmax}=\frac{1}{t{whmin}+t{wlmin}})；最大更新速率為 1.95MHz，計(jì)算公式為 (f{updatemax}=\frac{1}{16(t{whmin}+t{wlmin})})。但需要注意的是，最大更新速率只是串行接口的理論值，實(shí)際應(yīng)用中還需要考慮 DAC 的建立時(shí)間。

數(shù)據(jù)格式

16 位數(shù)據(jù)字由地址位（D15…D12）和數(shù)據(jù)位（D11…D0）組成。地址位用于選擇不同的功能寄存器或 DAC 通道，寄存器映射詳細(xì)定義了不同地址位組合對(duì)應(yīng)的功能，如 DAC A - H 的選擇、控制寄存器（CTRL0、CTRL1）的操作、預(yù)設(shè)寄存器的設(shè)置等。

預(yù)設(shè)功能

通過(guò)將 PRE 輸入引腳拉低并使能 LDAC 輸入引腳，可以將 DAC 通道的輸出同時(shí)驅(qū)動(dòng)到預(yù)設(shè)寄存器中存儲(chǔ)的預(yù)定義值。上電后，預(yù)設(shè)寄存器由 POR 電路清零，因此在將 PRE 引腳拉低之前，需要向預(yù)設(shè)寄存器寫入預(yù)定義值，除非期望的預(yù)設(shè)值為零。

控制寄存器操作

CTRL0 寄存器

控制設(shè)備的多種功能，如全設(shè)備掉電（PD）、DOUT 使能（DO）、參考選擇（R1、R0）和輸入模式（IM）。通過(guò)對(duì)這些位的設(shè)置，可以靈活配置 DAC 的工作模式和性能。

CTRL1 寄存器

用于控制不同 DAC 對(duì)的掉電和速度。可以通過(guò)設(shè)置 (P{XY}) 位將特定的 DAC 對(duì)置于掉電模式，通過(guò)設(shè)置 (S{XY}) 位選擇 DAC 對(duì)的快速或慢速模式，從而實(shí)現(xiàn)對(duì)功耗和速度的精細(xì)控制。

參考設(shè)置

DAC 參考可以通過(guò)編程 CTRL0 寄存器的 D2（R1）和 D1（R0）位來(lái)選擇內(nèi)部或外部參考源。如果使用外部參考源，需要將 R1 和 R0 設(shè)置為 00 或 01；如果選擇內(nèi)部參考，可根據(jù)設(shè)置得到 1.024V 或 2.048V 的參考電壓，內(nèi)部參考源可提供高達(dá) 1mA 的電流，可作為外部系統(tǒng)參考。選擇內(nèi)部參考時(shí)，需要在 REF 引腳連接去耦電容，以確保輸出穩(wěn)定性。

緩沖放大器

DAC 輸出由增益為 2 的放大器緩沖，可配置為 A 類（快速模式）或 AB 類（慢速或低功耗模式）。輸出緩沖器具有接近軌到軌的輸出和短路保護(hù)功能，能夠可靠地驅(qū)動(dòng) 2kΩ 負(fù)載和 100pF 負(fù)載電容，保證了輸出信號(hào)的質(zhì)量和穩(wěn)定性。

五、封裝與訂購(gòu)信息

該系列器件提供了多種可訂購(gòu)的型號(hào)，包括不同的封裝形式（SOIC 和 TSSOP）和包裝數(shù)量（如管裝、托盤裝等）。不同型號(hào)在 RoHS 合規(guī)性、引腳鍍層、濕度敏感性等級(jí)（MSL）和工作溫度范圍等方面具有一致性，工作溫度范圍均為 -40℃ 至 85℃，適用于大多數(shù)工業(yè)和商業(yè)應(yīng)用環(huán)境。同時(shí)，文檔還提供了詳細(xì)的封裝材料信息，包括磁帶和卷軸尺寸、管裝尺寸、封裝外形圖、示例電路板布局和示例模板設(shè)計(jì)等，為設(shè)計(jì)者提供了全面的設(shè)計(jì)參考。

六、總結(jié)與展望

德州儀器的 TLV5630/31/32 系列數(shù)模轉(zhuǎn)換器以其豐富的特性、廣泛的應(yīng)用場(chǎng)景和詳細(xì)的技術(shù)文檔，為電子工程師提供了一個(gè)強(qiáng)大而可靠的設(shè)計(jì)選擇。在實(shí)際應(yīng)用中，設(shè)計(jì)者可以根據(jù)具體需求選擇合適的分辨率、工作模式和封裝形式，同時(shí)充分利用其內(nèi)部參考、級(jí)聯(lián)功能和低功耗特性，實(shí)現(xiàn)高效、精確的數(shù)模轉(zhuǎn)換。隨著電子技術(shù)的不斷發(fā)展，對(duì) DAC 的性能要求也在不斷提高，我們期待德州儀器在未來(lái)能夠推出更多性能更優(yōu)、功能更強(qiáng)大的數(shù)模轉(zhuǎn)換產(chǎn)品，為電子設(shè)計(jì)領(lǐng)域帶來(lái)更多的創(chuàng)新和突破。

在使用 TLV5630/31/32 進(jìn)行設(shè)計(jì)時(shí)，你是否遇到過(guò)一些特殊的挑戰(zhàn)？又是如何解決的呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。