DLPC3439顯示控制器：小身材大能量，開啟顯示新視界

在當(dāng)今的顯示技術(shù)領(lǐng)域，DLPC3439顯示控制器憑借其獨(dú)特的性能和廣泛的應(yīng)用場(chǎng)景，成為了眾多電子工程師關(guān)注的焦點(diǎn)。今天，我們就來深入探討一下這款控制器，為大家詳細(xì)解析其特性、應(yīng)用以及設(shè)計(jì)要點(diǎn)。

文件下載：dlpc3439.pdf

一、DLPC3439特性剖析

（一）適配性與兼容性

DLPC3439專為DLP4710（.47 1080p）DMD量身打造，兩個(gè)DLPC3439控制器協(xié)同工作，能夠驅(qū)動(dòng)DLP4710 DMD，最高支持1080p的輸入圖像大小。其低功耗DMD接口還支持接口訓(xùn)練，在輸入幀速率方面，最高可達(dá)120Hz（1080p分辨率時(shí)為60Hz），為高幀率顯示提供了有力保障。

（二）強(qiáng)大的像素?cái)?shù)據(jù)處理能力

該控制器具備一系列先進(jìn)的像素?cái)?shù)據(jù)處理功能，例如IntelliBright?圖像處理算法套件，其中包含內(nèi)容自適應(yīng)照明控制（CAIC）和局部亮度增強(qiáng)（LABB）等功能。CAIC能根據(jù)圖像內(nèi)容自適應(yīng)調(diào)整照明，在保證圖像亮度的同時(shí)降低功耗；LABB則可以針對(duì)圖像的局部區(qū)域進(jìn)行亮度增強(qiáng)，提升畫面的整體視覺效果。此外，它還支持圖像大小調(diào)整（縮放）、色彩坐標(biāo)調(diào)整、可編程degamma、主動(dòng)電源管理處理、色彩空間轉(zhuǎn)換以及4:2:2至4:4:4色度插值等功能，讓圖像質(zhì)量得到全方位提升。

（三）豐富的接口支持

DLPC3439擁有24位輸入像素接口，支持并行接口協(xié)議，像素時(shí)鐘高達(dá)155MHz，并且提供多個(gè)輸入像素?cái)?shù)據(jù)格式選項(xiàng)。同時(shí)，它支持外部閃存，在斷電時(shí)能夠自動(dòng)停止DMD，確保設(shè)備的安全性和穩(wěn)定性。其嵌入式幀存儲(chǔ)器（eDRAM）則為數(shù)據(jù)存儲(chǔ)和處理提供了便利。

（四）系統(tǒng)特性優(yōu)勢(shì)

在系統(tǒng)特性方面，DLPC3439通過I2C控制實(shí)現(xiàn)器件配置，支持可編程啟動(dòng)界面和LED電流控制，并且具有一幀延遲功能。它還可以與DLPA3000或DLPA3005 PMIC（電源管理集成電路）和LED驅(qū)動(dòng)器配對(duì)使用，進(jìn)一步優(yōu)化系統(tǒng)的電源管理和顯示效果。

二、廣泛的應(yīng)用場(chǎng)景

DLPC3439的應(yīng)用場(chǎng)景十分廣泛，涵蓋了多個(gè)領(lǐng)域：

（一）顯示設(shè)備領(lǐng)域

在DLP標(biāo)牌、移動(dòng)投影儀和移動(dòng)智能電視等設(shè)備中，DLPC3439能夠提供清晰、高分辨率的顯示效果，滿足用戶對(duì)于視覺體驗(yàn)的需求。其小巧的尺寸和低功耗特性，也使得這些設(shè)備更加便攜和節(jié)能。

（二）智能家居領(lǐng)域

在智能家居顯示方面，DLPC3439可以與各種智能家居設(shè)備集成，為用戶提供便捷的交互界面和優(yōu)質(zhì)的顯示體驗(yàn)。例如，在智能鏡子、智能家電顯示屏等設(shè)備中，都可以看到它的身影。

（三）微型投影領(lǐng)域

對(duì)于Pico投影儀這類注重小巧便攜的設(shè)備，DLPC3439更是發(fā)揮了重要作用。它能夠在有限的空間內(nèi)實(shí)現(xiàn)高分辨率的投影顯示，為用戶帶來更加精彩的視覺享受。

三、深入理解DLPC3439

（一）芯片組構(gòu)成與作用

DLPC3439是DLP4710（.47 1080p）芯片組的重要組成部分，與兩個(gè)DLPC3439控制器、DLP4710 DMD以及DLPA3000或DLPA3005 PMIC/LED驅(qū)動(dòng)器共同構(gòu)成了完整的芯片組。這些組件相互協(xié)作，為DLP4710 DMD的可靠運(yùn)行提供了全方位的支持，確保了顯示系統(tǒng)的高性能和穩(wěn)定性。

（二）輸入源要求

在輸入源方面，DLPC3439對(duì)分辨率和幀速率有一定的要求。它支持多種分辨率和幀速率范圍，具體取決于接口類型和圖像類型。例如，在并行接口下，對(duì)于2D圖像，支持400 - 1920×550 - 1080像素的分辨率，幀速率范圍為47 - 63Hz；對(duì)于3D圖像，支持400 - 1280×550 - 720像素的分辨率，幀速率范圍為100±2 - 120±2Hz。在3D顯示時(shí)，輸入的圖像必須是幀順序（L, R, L, ...）的，并且需要外部電子設(shè)備進(jìn)行必要的處理，將3D圖像轉(zhuǎn)換為幀順序輸入。

（三）關(guān)鍵接口特性

1. 并行接口

并行接口是DLPC3439與外部設(shè)備進(jìn)行數(shù)據(jù)傳輸?shù)闹匾涌?，它遵循?biāo)準(zhǔn)的圖形接口協(xié)議，包含VSYNC_WE、HSYNC_CS、DATAEN_CMD、PDATA、PCLK和PDM_CVS_TE等信號(hào)。其中，VSYNC_WE在使用并行RGB模式時(shí)必須始終保持激活狀態(tài)，否則顯示序列器將停止工作并導(dǎo)致LED關(guān)閉。該接口支持多種數(shù)據(jù)傳輸格式，如24位RGB888、18位RGB666、16位RGB565等，為不同的應(yīng)用需求提供了靈活的選擇。

2. SPI閃存接口

DLPC3439需要外部SPI串行閃存存儲(chǔ)器來存儲(chǔ)固件，它支持最大128Mb的閃存大小。在與SPI閃存的通信過程中，控制器遵循特定的協(xié)議和時(shí)序要求，例如以標(biāo)稱1.42 - MHz的頻率開始訪問閃存，然后以標(biāo)稱30 - MHz的速率運(yùn)行。同時(shí)，控制器在啟動(dòng)過程中會(huì)進(jìn)行一系列的操作，如寫入使能、讀取狀態(tài)寄存器等，以確保閃存的正常工作。

3. I2C接口

兩個(gè)I2C接口端口均支持100 - kHz的波特率，由于I2C接口事務(wù)的速度取決于總線上最慢的設(shè)備，因此無需匹配系統(tǒng)中所有設(shè)備的速度，這為系統(tǒng)設(shè)計(jì)提供了更大的靈活性。

（四）先進(jìn)的圖像處理算法

1. 內(nèi)容自適應(yīng)照明控制（CAIC）

CAIC是一種先進(jìn)的圖像增強(qiáng)算法，它能夠根據(jù)輸入圖像的內(nèi)容，自適應(yīng)地調(diào)整亮度并降低功耗。在實(shí)際圖像中，大多數(shù)像素的顏色值遠(yuǎn)低于滿量程，因此平均圖像電平（APL）也較低。CAIC利用圖像APL與顯示系統(tǒng)可用動(dòng)態(tài)范圍上限之間的余量，通過計(jì)算每個(gè)顏色通道的獨(dú)特?cái)?shù)字增益，并將其應(yīng)用到該通道的所有像素上，使像素整體向上偏移，盡可能接近滿量程。同時(shí)，CAIC還會(huì)根據(jù)計(jì)算結(jié)果調(diào)整R、G、B LED的功率，以實(shí)現(xiàn)最佳的顯示效果。它具有兩種主要工作模式：功率降低模式和增強(qiáng)亮度模式。在功率降低模式下，能夠在保持圖像整體亮度不變的情況下降低LED功率；在增強(qiáng)亮度模式下，則可以在保持LED總功率不變的情況下增強(qiáng)圖像亮度。此外，CAIC還可以提高投影系統(tǒng)的FOFO對(duì)比度，提升圖像的顯示質(zhì)量。

2. 局部區(qū)域亮度提升（LABB）

LABB算法屬于IntelliBright?套件的一部分，它能夠自適應(yīng)地增強(qiáng)圖像中相對(duì)于平均圖像電平較暗的區(qū)域。通過對(duì)圖像逐幀評(píng)估，計(jì)算每個(gè)區(qū)域的局部增益，從而提高圖像的整體感知亮度。在實(shí)際應(yīng)用中，LABB算法在環(huán)境光條件下的表現(xiàn)更為出色，可以通過環(huán)境光傳感器動(dòng)態(tài)控制LABB的強(qiáng)度，在明亮的房間中提高增益以克服圖像過曝問題，在黑暗的房間中降低增益以避免像素強(qiáng)度過高。

（五）3D眼鏡操作支持

當(dāng)使用3D眼鏡觀看3D視頻時(shí)，DLPC3439能夠輸出同步信息，使眼鏡的左右眼快門與DMD顯示的圖像幀同步。主要有兩種同步方式，一種是通過系統(tǒng)PCB上的紅外（IR）發(fā)射器發(fā)送IR同步信號(hào)到眼鏡的IR接收器；另一種是利用DLP Link?技術(shù)，將同步信息編碼到投影鏡頭輸出的光中。這種技術(shù)利用了現(xiàn)有投影儀的硬件來傳輸同步信息，具有成本低、尺寸小和功耗低的優(yōu)勢(shì)。在使用DLP Link技術(shù)時(shí)，建議使用紅色脈沖，以確保最佳的同步效果。

（六）測(cè)試點(diǎn)支持功能

DLPC3439的測(cè)試點(diǎn)輸出端口TSTPT(7:0)為系統(tǒng)校準(zhǔn)和控制器調(diào)試提供了支持。在復(fù)位時(shí)，這些測(cè)試點(diǎn)作為輸入；復(fù)位釋放后，作為輸出?？刂破髟谙到y(tǒng)復(fù)位釋放時(shí)采樣信號(hào)狀態(tài)，并根據(jù)采樣值配置測(cè)試模式，直到下一次復(fù)位。默認(rèn)配置（b000）下，TSTPT(2:0)輸出保持三態(tài)，以減少正常操作期間的開關(guān)活動(dòng)。為了實(shí)現(xiàn)最大的靈活性，建議使用跳線連接到外部上拉電阻來配置TSTPT(2:0)，而TSTPT(7:3)在正常使用時(shí)應(yīng)保持未連接狀態(tài)。

（七）DMD接口特性

DLPC3439的DMD接口由一個(gè)高速（HS）、1.8 - V sub - LVDS輸出接口和一個(gè)低速（LS）、1.8 - V LVCMOS SDR接口組成。高速接口的最大時(shí)鐘速度為532 - MHz DDR，低速接口的固定時(shí)鐘速度為120 - MHz。在與DLP4710 DMD連接時(shí)，提供了兩種8通道DMD引腳映射選項(xiàng)，以滿足不同的設(shè)計(jì)需求。同時(shí)，sub - LVDS高速接口的波形質(zhì)量和時(shí)序受到互連系統(tǒng)的多個(gè)因素影響，如總長(zhǎng)度、走線間距、特性阻抗、蝕刻損耗以及長(zhǎng)度匹配等。為了確保正時(shí)序裕量，需要在設(shè)計(jì)過程中充分考慮這些因素，并參考相關(guān)的布局指南進(jìn)行設(shè)計(jì)。

四、設(shè)計(jì)與應(yīng)用要點(diǎn)

（一）典型應(yīng)用設(shè)計(jì)

以創(chuàng)建智能手機(jī)、平板電腦等設(shè)備的配件Pico投影儀為例，需要使用DLP芯片組，包括DLP4710 DMD、2個(gè)DLPC3439控制器和DLPA3000/DLPA3005 PMIC/LED驅(qū)動(dòng)器。DLPC3439負(fù)責(zé)數(shù)字圖像處理，DLPA3000/DLPA3005提供投影儀所需的模擬功能，DMD則是產(chǎn)生投影圖像的顯示設(shè)備。此外，還需要一個(gè)閃存來存儲(chǔ)控制DLPC3439的軟件和固件。照明光源通常采用紅、綠、藍(lán)LED，可采用單獨(dú)封裝或多色集成封裝以減小尺寸。在連接方面，使用并行接口將DLPC3439與主機(jī)處理器連接以接收?qǐng)D像，使用I2C接口發(fā)送命令。外部只需一個(gè)AC適配器或電池提供SYSPWR DC電壓，DLPA3000或DLPA3005 PMIC將為整個(gè)系統(tǒng)生成所需的DC電源。通過一個(gè)名為PROJ_ON的信號(hào)可以控制整個(gè)投影儀的開關(guān)。

（二）電源供應(yīng)建議

1. PLL設(shè)計(jì)考慮

VDD_PLLD和VDD_PLLM可以由與核心VDD相同的穩(wěn)壓器供電，但為了減少AC噪聲分量，建議在PLL電源布局中應(yīng)用濾波器。例如，使用兩個(gè)串聯(lián)鐵氧體磁珠和兩個(gè)并聯(lián)電容組成的簡(jiǎn)單無源濾波器，其中一個(gè)電容為0.1μF，另一個(gè)為0.01μF，并將這些組件盡可能靠近控制器放置。

2. 系統(tǒng)電源上下電順序

如果VDDLP12連接到1.1 - V VDD電源，那么在上下電過程中，各個(gè)電源的相對(duì)順序沒有嚴(yán)格限制。但如果VDDLP12不連接到VDD電源，則必須先給VDD供電，然后再給VDDLP12供電；在斷電時(shí)，順序相反，且兩者的上下電時(shí)間間隔應(yīng)在100ms以內(nèi)。為了確?？刂破鬏敵鲂盘?hào)狀態(tài)符合預(yù)期，建議在VDD核心電源供電時(shí)，保持所有控制器I/O電源的供應(yīng)。此外，由于與DLPC3439共享電源的其他設(shè)備（如PMIC和DMD）可能有額外的電源排序要求，因此在設(shè)計(jì)時(shí)需要綜合考慮。

3. 上電初始化序列

在系統(tǒng)上電過程中，需要一個(gè)外部電源監(jiān)控器將RESETZ驅(qū)動(dòng)為邏輯低電平，使DLPC3439處于系統(tǒng)復(fù)位狀態(tài)，直到所有控制器電壓達(dá)到最低指定電壓水平、PARKZ變?yōu)楦唠娖角逸斎霑r(shí)鐘穩(wěn)定。在RESETZ被斷言時(shí)，控制器輸出的信號(hào)不會(huì)處于激活狀態(tài)，部分信號(hào)會(huì)被三態(tài)化，部分信號(hào)會(huì)被強(qiáng)制為邏輯低電平。為了避免在復(fù)位期間控制器輸出浮空，需要為這些三態(tài)輸出信號(hào)添加外部上拉或下拉電阻。當(dāng)電源和PLL_REFCLK_I時(shí)鐘輸入穩(wěn)定后，將RESETZ設(shè)置為邏輯高電平，控制器將執(zhí)行上電初始化例程，首先鎖定PLL，然后從外部閃存加載自配置數(shù)據(jù)。在初始化過程中，HOST_IRQ信號(hào)會(huì)被驅(qū)動(dòng)為高電平，初始化完成后變?yōu)榈碗娖健Ｔ谡麄€(gè)上電初始化序列中，GPIO_08（PROJ_ON）必須保持?jǐn)嘌誀顟B(tài)，以確保系統(tǒng)的可靠運(yùn)行。

4. DMD快速停車控制（PARKZ）

PARKZ是一個(gè)輸入預(yù)警信號(hào)，必須在DC電源電壓低于規(guī)格之前至少32μs向控制器發(fā)出警報(bào)。通常，PARKZ信號(hào)由DLPAxxxx中斷輸出信號(hào)提供。在正常操作中，PARKZ必須在釋放RESETZ之前被置為高電平。當(dāng)PARKZ被置為低電平時(shí)，控制器將對(duì)DMD執(zhí)行快速停車操作，以幫助維持DMD的使用壽命。在PARKZ被置為低電平后，參考時(shí)鐘必須繼續(xù)運(yùn)行，RESETZ必須保持非激活狀態(tài)至少32μs，以確保停車操作完成。需要注意的是，快速停車操作僅在電源即將丟失且主機(jī)處理器無法控制的情況下使用，因?yàn)樗赡軣o法實(shí)現(xiàn)DMD的最長(zhǎng)使用壽命，而正常停車操作（通過GPIO_08啟動(dòng)）可以確保DMD的最長(zhǎng)使用壽命。

5. 熱插拔I/O使用

DLPC3439在所有主機(jī)接口信號(hào)（由VCC_INTF供電）上提供了故障安全I(xiàn)/O功能，即使在沒有I/O電源的情況下，這些輸入也可以由外部驅(qū)動(dòng)，并且不會(huì)對(duì)輸入信號(hào)造成負(fù)載或消耗過多電流，從而保證了控制器的可靠性。例如，當(dāng)關(guān)閉DLPC3439的VCC_INTF電源時(shí)，主機(jī)到其他組件的I2C總線不會(huì)受到影響。為了避免反饋到主機(jī)的信號(hào)浮空，建議使用弱上拉或下拉電阻。如果I/O電源（VCC_INTF）關(guān)閉但核心電源（VDD）保持開啟，相應(yīng)的輸入緩沖器可能會(huì)出現(xiàn)額外的泄漏電流，但這不會(huì)損壞DLPC3439控制器。然而，如果VCC_INTF供電而VDD未供電，控制器可能會(huì)將IIC0_xx引腳拉低，從而阻止該I2C總線上的通信，因此在有額外從設(shè)備的系統(tǒng)中，不要在VDD供電之前給VCC_INTF引腳供電。

（三）布局設(shè)計(jì)要點(diǎn)

1. PLL電源布局

為了實(shí)現(xiàn)內(nèi)部PLL的良好性能，需要遵循特定的布局指南。DLPC3439包含兩個(gè)內(nèi)部PLL，它們有專用的模擬電源（VDD_PLLM、VSS_PLLM、VDD_PLLD和VSS_PLLD）。至少需要使用一個(gè)由兩個(gè)串聯(lián)鐵氧體磁珠和兩個(gè)并聯(lián)電容組成的簡(jiǎn)單無源濾波器來隔離VDD_PLLx電源和VSS_PLLx接地引腳。建議選擇一個(gè)0.1μF和一個(gè)0.01μF的電容，并將所有四個(gè)組件盡可能靠近控制器放置，特別是要確保高頻電容的引線盡可能短。將兩個(gè)電容連接在鐵氧體磁珠的控制器一側(cè)，從DLPC3439控制器到兩個(gè)電容，再通過串聯(lián)鐵氧體到電源，VDD_PLLM和VDD_PLLD必須是單根走線。同時(shí)，要盡量縮短電源和接地走線的長(zhǎng)度，使它們相互平行且盡可能靠近。

2. 參考時(shí)鐘布局

DLPC3439需要一個(gè)外部參考時(shí)鐘來為內(nèi)部PLL供電，可以使用晶體或振蕩器來提供該參考時(shí)鐘。參考時(shí)鐘的頻率變化不得超過±200ppm（包括老化、溫度和微調(diào)組件變化）。當(dāng)使用晶體時(shí)，需要根據(jù)晶體負(fù)載電容和引腳的雜散電容計(jì)算外部晶體負(fù)載電容CL1和CL2的值。同時(shí)，推薦使用特定特性的晶體，如并聯(lián)諧振、基頻（一次諧波）、24MHz標(biāo)稱頻率等，并遵循相關(guān)的PCB布局建議，如在晶體周圍設(shè)置接地隔離環(huán)。如果使用外部振蕩器，則需要將振蕩器輸出驅(qū)動(dòng)到DLPC3439的PLL_REFCLK_I引腳，并將PLL_REFCLK_O引腳留空。

3. 未使用引腳處理

為了避免CMOS輸入引腳浮空導(dǎo)致潛在的損壞電流，建議將未使用的控制器輸入引腳通過上拉電阻連接到其相關(guān)的電源，或通過下拉電阻連接到地。對(duì)于具有內(nèi)部上拉或下拉電阻的控制器輸入，除非特別推薦，否則無需添加外部上拉或下拉電阻。需要注意的是，內(nèi)部上拉和下拉電阻較弱，不能期望它們驅(qū)動(dòng)外部設(shè)備。對(duì)于未使用的僅輸出引腳，不要直接將其連接到電源或地，應(yīng)保持開放狀態(tài)。對(duì)于未使用的雙向I/O引腳，建議將其配置為輸出狀態(tài)，以便保持開放；如果無法進(jìn)行此控制且引腳可能變?yōu)檩斎?，則應(yīng)添加適當(dāng)?shù)纳侠蛳吕娮琛?/p>

4. DMD控制和Sub - LVDS信號(hào)布局

在DMD控制和Sub - LVDS信號(hào)的布局中，需要遵循一系列的建議。對(duì)于單板和多板信號(hào)路由長(zhǎng)度，有不同的最大限制要求，并且由于PCB的變化，多板DMD路由長(zhǎng)度的具體建議可能無法明確給出，需要使用控制器的IBIS模型進(jìn)行SPICE仿真，以確保路由長(zhǎng)度不違反信號(hào)要求。同時(shí)，對(duì)于高速PCB信號(hào)路由，需要進(jìn)行長(zhǎng)度匹配，不同的信號(hào)組有不同的最大不匹配要求。此外，還需要注意信號(hào)的源端串聯(lián)端接、端點(diǎn)端接、PCB阻抗、信號(hào)類型等要求，如DMD_LS_CLK和DMD_LS_WDATA信號(hào)路徑