DLPC3439顯示控制器：小身材大能量，開啟顯示新視界

在當今的顯示技術領域，DLPC3439顯示控制器憑借其獨特的性能和廣泛的應用場景，成為了眾多電子工程師關注的焦點。今天，我們就來深入探討一下這款控制器，為大家詳細解析其特性、應用以及設計要點。

文件下載：dlpc3439.pdf

一、DLPC3439特性剖析

（一）適配性與兼容性

DLPC3439專為DLP4710（.47 1080p）DMD量身打造，兩個DLPC3439控制器協(xié)同工作，能夠驅(qū)動DLP4710 DMD，最高支持1080p的輸入圖像大小。其低功耗DMD接口還支持接口訓練，在輸入幀速率方面，最高可達120Hz（1080p分辨率時為60Hz），為高幀率顯示提供了有力保障。

（二）強大的像素數(shù)據(jù)處理能力

該控制器具備一系列先進的像素數(shù)據(jù)處理功能，例如IntelliBright?圖像處理算法套件，其中包含內(nèi)容自適應照明控制（CAIC）和局部亮度增強（LABB）等功能。CAIC能根據(jù)圖像內(nèi)容自適應調(diào)整照明，在保證圖像亮度的同時降低功耗；LABB則可以針對圖像的局部區(qū)域進行亮度增強，提升畫面的整體視覺效果。此外，它還支持圖像大小調(diào)整（縮放）、色彩坐標調(diào)整、可編程degamma、主動電源管理處理、色彩空間轉換以及4:2:2至4:4:4色度插值等功能，讓圖像質(zhì)量得到全方位提升。

（三）豐富的接口支持

DLPC3439擁有24位輸入像素接口，支持并行接口協(xié)議，像素時鐘高達155MHz，并且提供多個輸入像素數(shù)據(jù)格式選項。同時，它支持外部閃存，在斷電時能夠自動停止DMD，確保設備的安全性和穩(wěn)定性。其嵌入式幀存儲器（eDRAM）則為數(shù)據(jù)存儲和處理提供了便利。

（四）系統(tǒng)特性優(yōu)勢

在系統(tǒng)特性方面，DLPC3439通過I2C控制實現(xiàn)器件配置，支持可編程啟動界面和LED電流控制，并且具有一幀延遲功能。它還可以與DLPA3000或DLPA3005 PMIC（電源管理集成電路）和LED驅(qū)動器配對使用，進一步優(yōu)化系統(tǒng)的電源管理和顯示效果。

二、廣泛的應用場景

DLPC3439的應用場景十分廣泛，涵蓋了多個領域：

（一）顯示設備領域

在DLP標牌、移動投影儀和移動智能電視等設備中，DLPC3439能夠提供清晰、高分辨率的顯示效果，滿足用戶對于視覺體驗的需求。其小巧的尺寸和低功耗特性，也使得這些設備更加便攜和節(jié)能。

（二）智能家居領域

在智能家居顯示方面，DLPC3439可以與各種智能家居設備集成，為用戶提供便捷的交互界面和優(yōu)質(zhì)的顯示體驗。例如，在智能鏡子、智能家電顯示屏等設備中，都可以看到它的身影。

（三）微型投影領域

對于Pico投影儀這類注重小巧便攜的設備，DLPC3439更是發(fā)揮了重要作用。它能夠在有限的空間內(nèi)實現(xiàn)高分辨率的投影顯示，為用戶帶來更加精彩的視覺享受。

三、深入理解DLPC3439

（一）芯片組構成與作用

DLPC3439是DLP4710（.47 1080p）芯片組的重要組成部分，與兩個DLPC3439控制器、DLP4710 DMD以及DLPA3000或DLPA3005 PMIC/LED驅(qū)動器共同構成了完整的芯片組。這些組件相互協(xié)作，為DLP4710 DMD的可靠運行提供了全方位的支持，確保了顯示系統(tǒng)的高性能和穩(wěn)定性。

（二）輸入源要求

在輸入源方面，DLPC3439對分辨率和幀速率有一定的要求。它支持多種分辨率和幀速率范圍，具體取決于接口類型和圖像類型。例如，在并行接口下，對于2D圖像，支持400 - 1920×550 - 1080像素的分辨率，幀速率范圍為47 - 63Hz；對于3D圖像，支持400 - 1280×550 - 720像素的分辨率，幀速率范圍為100±2 - 120±2Hz。在3D顯示時，輸入的圖像必須是幀順序（L, R, L, ...）的，并且需要外部電子設備進行必要的處理，將3D圖像轉換為幀順序輸入。

（三）關鍵接口特性

1. 并行接口

并行接口是DLPC3439與外部設備進行數(shù)據(jù)傳輸?shù)闹匾涌?，它遵循標準的圖形接口協(xié)議，包含VSYNC_WE、HSYNC_CS、DATAEN_CMD、PDATA、PCLK和PDM_CVS_TE等信號。其中，VSYNC_WE在使用并行RGB模式時必須始終保持激活狀態(tài)，否則顯示序列器將停止工作并導致LED關閉。該接口支持多種數(shù)據(jù)傳輸格式，如24位RGB888、18位RGB666、16位RGB565等，為不同的應用需求提供了靈活的選擇。

2. SPI閃存接口

DLPC3439需要外部SPI串行閃存存儲器來存儲固件，它支持最大128Mb的閃存大小。在與SPI閃存的通信過程中，控制器遵循特定的協(xié)議和時序要求，例如以標稱1.42 - MHz的頻率開始訪問閃存，然后以標稱30 - MHz的速率運行。同時，控制器在啟動過程中會進行一系列的操作，如寫入使能、讀取狀態(tài)寄存器等，以確保閃存的正常工作。

3. I2C接口

兩個I2C接口端口均支持100 - kHz的波特率，由于I2C接口事務的速度取決于總線上最慢的設備，因此無需匹配系統(tǒng)中所有設備的速度，這為系統(tǒng)設計提供了更大的靈活性。

（四）先進的圖像處理算法

1. 內(nèi)容自適應照明控制（CAIC）

CAIC是一種先進的圖像增強算法，它能夠根據(jù)輸入圖像的內(nèi)容，自適應地調(diào)整亮度并降低功耗。在實際圖像中，大多數(shù)像素的顏色值遠低于滿量程，因此平均圖像電平（APL）也較低。CAIC利用圖像APL與顯示系統(tǒng)可用動態(tài)范圍上限之間的余量，通過計算每個顏色通道的獨特數(shù)字增益，并將其應用到該通道的所有像素上，使像素整體向上偏移，盡可能接近滿量程。同時，CAIC還會根據(jù)計算結果調(diào)整R、G、B LED的功率，以實現(xiàn)最佳的顯示效果。它具有兩種主要工作模式：功率降低模式和增強亮度模式。在功率降低模式下，能夠在保持圖像整體亮度不變的情況下降低LED功率；在增強亮度模式下，則可以在保持LED總功率不變的情況下增強圖像亮度。此外，CAIC還可以提高投影系統(tǒng)的FOFO對比度，提升圖像的顯示質(zhì)量。

2. 局部區(qū)域亮度提升（LABB）

LABB算法屬于IntelliBright?套件的一部分，它能夠自適應地增強圖像中相對于平均圖像電平較暗的區(qū)域。通過對圖像逐幀評估，計算每個區(qū)域的局部增益，從而提高圖像的整體感知亮度。在實際應用中，LABB算法在環(huán)境光條件下的表現(xiàn)更為出色，可以通過環(huán)境光傳感器動態(tài)控制LABB的強度，在明亮的房間中提高增益以克服圖像過曝問題，在黑暗的房間中降低增益以避免像素強度過高。

（五）3D眼鏡操作支持

當使用3D眼鏡觀看3D視頻時，DLPC3439能夠輸出同步信息，使眼鏡的左右眼快門與DMD顯示的圖像幀同步。主要有兩種同步方式，一種是通過系統(tǒng)PCB上的紅外（IR）發(fā)射器發(fā)送IR同步信號到眼鏡的IR接收器；另一種是利用DLP Link?技術，將同步信息編碼到投影鏡頭輸出的光中。這種技術利用了現(xiàn)有投影儀的硬件來傳輸同步信息，具有成本低、尺寸小和功耗低的優(yōu)勢。在使用DLP Link技術時，建議使用紅色脈沖，以確保最佳的同步效果。

（六）測試點支持功能

DLPC3439的測試點輸出端口TSTPT(7:0)為系統(tǒng)校準和控制器調(diào)試提供了支持。在復位時，這些測試點作為輸入；復位釋放后，作為輸出?？刂破髟谙到y(tǒng)復位釋放時采樣信號狀態(tài)，并根據(jù)采樣值配置測試模式，直到下一次復位。默認配置（b000）下，TSTPT(2:0)輸出保持三態(tài)，以減少正常操作期間的開關活動。為了實現(xiàn)最大的靈活性，建議使用跳線連接到外部上拉電阻來配置TSTPT(2:0)，而TSTPT(7:3)在正常使用時應保持未連接狀態(tài)。

（七）DMD接口特性

DLPC3439的DMD接口由一個高速（HS）、1.8 - V sub - LVDS輸出接口和一個低速（LS）、1.8 - V LVCMOS SDR接口組成。高速接口的最大時鐘速度為532 - MHz DDR，低速接口的固定時鐘速度為120 - MHz。在與DLP4710 DMD連接時，提供了兩種8通道DMD引腳映射選項，以滿足不同的設計需求。同時，sub - LVDS高速接口的波形質(zhì)量和時序受到互連系統(tǒng)的多個因素影響，如總長度、走線間距、特性阻抗、蝕刻損耗以及長度匹配等。為了確保正時序裕量，需要在設計過程中充分考慮這些因素，并參考相關的布局指南進行設計。

四、設計與應用要點

（一）典型應用設計

以創(chuàng)建智能手機、平板電腦等設備的配件Pico投影儀為例，需要使用DLP芯片組，包括DLP4710 DMD、2個DLPC3439控制器和DLPA3000/DLPA3005 PMIC/LED驅(qū)動器。DLPC3439負責數(shù)字圖像處理，DLPA3000/DLPA3005提供投影儀所需的模擬功能，DMD則是產(chǎn)生投影圖像的顯示設備。此外，還需要一個閃存來存儲控制DLPC3439的軟件和固件。照明光源通常采用紅、綠、藍LED，可采用單獨封裝或多色集成封裝以減小尺寸。在連接方面，使用并行接口將DLPC3439與主機處理器連接以接收圖像，使用I2C接口發(fā)送命令。外部只需一個AC適配器或電池提供SYSPWR DC電壓，DLPA3000或DLPA3005 PMIC將為整個系統(tǒng)生成所需的DC電源。通過一個名為PROJ_ON的信號可以控制整個投影儀的開關。

（二）電源供應建議

1. PLL設計考慮

VDD_PLLD和VDD_PLLM可以由與核心VDD相同的穩(wěn)壓器供電，但為了減少AC噪聲分量，建議在PLL電源布局中應用濾波器。例如，使用兩個串聯(lián)鐵氧體磁珠和兩個并聯(lián)電容組成的簡單無源濾波器，其中一個電容為0.1μF，另一個為0.01μF，并將這些組件盡可能靠近控制器放置。

2. 系統(tǒng)電源上下電順序

如果VDDLP12連接到1.1 - V VDD電源，那么在上下電過程中，各個電源的相對順序沒有嚴格限制。但如果VDDLP12不連接到VDD電源，則必須先給VDD供電，然后再給VDDLP12供電；在斷電時，順序相反，且兩者的上下電時間間隔應在100ms以內(nèi)。為了確?？刂破鬏敵鲂盘枲顟B(tài)符合預期，建議在VDD核心電源供電時，保持所有控制器I/O電源的供應。此外，由于與DLPC3439共享電源的其他設備（如PMIC和DMD）可能有額外的電源排序要求，因此在設計時需要綜合考慮。

3. 上電初始化序列

在系統(tǒng)上電過程中，需要一個外部電源監(jiān)控器將RESETZ驅(qū)動為邏輯低電平，使DLPC3439處于系統(tǒng)復位狀態(tài)，直到所有控制器電壓達到最低指定電壓水平、PARKZ變?yōu)楦唠娖角逸斎霑r鐘穩(wěn)定。在RESETZ被斷言時，控制器輸出的信號不會處于激活狀態(tài)，部分信號會被三態(tài)化，部分信號會被強制為邏輯低電平。為了避免在復位期間控制器輸出浮空，需要為這些三態(tài)輸出信號添加外部上拉或下拉電阻。當電源和PLL_REFCLK_I時鐘輸入穩(wěn)定后，將RESETZ設置為邏輯高電平，控制器將執(zhí)行上電初始化例程，首先鎖定PLL，然后從外部閃存加載自配置數(shù)據(jù)。在初始化過程中，HOST_IRQ信號會被驅(qū)動為高電平，初始化完成后變?yōu)榈碗娖健Ｔ谡麄€上電初始化序列中，GPIO_08（PROJ_ON）必須保持斷言狀態(tài)，以確保系統(tǒng)的可靠運行。

4. DMD快速停車控制（PARKZ）

PARKZ是一個輸入預警信號，必須在DC電源電壓低于規(guī)格之前至少32μs向控制器發(fā)出警報。通常，PARKZ信號由DLPAxxxx中斷輸出信號提供。在正常操作中，PARKZ必須在釋放RESETZ之前被置為高電平。當PARKZ被置為低電平時，控制器將對DMD執(zhí)行快速停車操作，以幫助維持DMD的使用壽命。在PARKZ被置為低電平后，參考時鐘必須繼續(xù)運行，RESETZ必須保持非激活狀態(tài)至少32μs，以確保停車操作完成。需要注意的是，快速停車操作僅在電源即將丟失且主機處理器無法控制的情況下使用，因為它可能無法實現(xiàn)DMD的最長使用壽命，而正常停車操作（通過GPIO_08啟動）可以確保DMD的最長使用壽命。

5. 熱插拔I/O使用

DLPC3439在所有主機接口信號（由VCC_INTF供電）上提供了故障安全I/O功能，即使在沒有I/O電源的情況下，這些輸入也可以由外部驅(qū)動，并且不會對輸入信號造成負載或消耗過多電流，從而保證了控制器的可靠性。例如，當關閉DLPC3439的VCC_INTF電源時，主機到其他組件的I2C總線不會受到影響。為了避免反饋到主機的信號浮空，建議使用弱上拉或下拉電阻。如果I/O電源（VCC_INTF）關閉但核心電源（VDD）保持開啟，相應的輸入緩沖器可能會出現(xiàn)額外的泄漏電流，但這不會損壞DLPC3439控制器。然而，如果VCC_INTF供電而VDD未供電，控制器可能會將IIC0_xx引腳拉低，從而阻止該I2C總線上的通信，因此在有額外從設備的系統(tǒng)中，不要在VDD供電之前給VCC_INTF引腳供電。

（三）布局設計要點

1. PLL電源布局

為了實現(xiàn)內(nèi)部PLL的良好性能，需要遵循特定的布局指南。DLPC3439包含兩個內(nèi)部PLL，它們有專用的模擬電源（VDD_PLLM、VSS_PLLM、VDD_PLLD和VSS_PLLD）。至少需要使用一個由兩個串聯(lián)鐵氧體磁珠和兩個并聯(lián)電容組成的簡單無源濾波器來隔離VDD_PLLx電源和VSS_PLLx接地引腳。建議選擇一個0.1μF和一個0.01μF的電容，并將所有四個組件盡可能靠近控制器放置，特別是要確保高頻電容的引線盡可能短。將兩個電容連接在鐵氧體磁珠的控制器一側，從DLPC3439控制器到兩個電容，再通過串聯(lián)鐵氧體到電源，VDD_PLLM和VDD_PLLD必須是單根走線。同時，要盡量縮短電源和接地走線的長度，使它們相互平行且盡可能靠近。

2. 參考時鐘布局

DLPC3439需要一個外部參考時鐘來為內(nèi)部PLL供電，可以使用晶體或振蕩器來提供該參考時鐘。參考時鐘的頻率變化不得超過±200ppm（包括老化、溫度和微調(diào)組件變化）。當使用晶體時，需要根據(jù)晶體負載電容和引腳的雜散電容計算外部晶體負載電容CL1和CL2的值。同時，推薦使用特定特性的晶體，如并聯(lián)諧振、基頻（一次諧波）、24MHz標稱頻率等，并遵循相關的PCB布局建議，如在晶體周圍設置接地隔離環(huán)。如果使用外部振蕩器，則需要將振蕩器輸出驅(qū)動到DLPC3439的PLL_REFCLK_I引腳，并將PLL_REFCLK_O引腳留空。

3. 未使用引腳處理

為了避免CMOS輸入引腳浮空導致潛在的損壞電流，建議將未使用的控制器輸入引腳通過上拉電阻連接到其相關的電源，或通過下拉電阻連接到地。對于具有內(nèi)部上拉或下拉電阻的控制器輸入，除非特別推薦，否則無需添加外部上拉或下拉電阻。需要注意的是，內(nèi)部上拉和下拉電阻較弱，不能期望它們驅(qū)動外部設備。對于未使用的僅輸出引腳，不要直接將其連接到電源或地，應保持開放狀態(tài)。對于未使用的雙向I/O引腳，建議將其配置為輸出狀態(tài)，以便保持開放；如果無法進行此控制且引腳可能變?yōu)檩斎?，則應添加適當?shù)纳侠蛳吕娮琛?/p>

4. DMD控制和Sub - LVDS信號布局

在DMD控制和Sub - LVDS信號的布局中，需要遵循一系列的建議。對于單板和多板信號路由長度，有不同的最大限制要求，并且由于PCB的變化，多板DMD路由長度的具體建議可能無法明確給出，需要使用控制器的IBIS模型進行SPICE仿真，以確保路由長度不違反信號要求。同時，對于高速PCB信號路由，需要進行長度匹配，不同的信號組有不同的最大不匹配要求。此外，還需要注意信號的源端串聯(lián)端接、端點端接、PCB阻抗、信號類型等要求，如DMD_LS_CLK和DMD_LS_WDATA信號路徑