1.概述

功率MOSFET最初是從MOS集成電路發(fā)展起來的，它通過增加源漏橫向距離提高器件耐壓，從而實現(xiàn)集成電路中高壓驅(qū)動[1].功率MOSFET已大量應用于電力電子，消費電子、汽車電子和水聲工程等領(lǐng)域。雖然功率MOSFET具有效率高、結(jié)構(gòu)簡單、便于數(shù)字化控制等優(yōu)點，但是其采用的電力電子器件對過壓過流的承受能力較差，容易燒毀，因此保護電路的設計非常重要，并且要求保護響應時間做到微秒級[2].功率MOSFET保護主要是指過流保護，對于過壓的情況一般采用吸收電路來進行抑制。

在水聲發(fā)射機功率MOSFET的設計和使用中，常常由于輸入信號的異常和環(huán)境干擾，而導致功率放大器容易燒毀。

針對功率MOSFET易受損或燒壞的情況，在水聲發(fā)射機應用中專門設計了一種以CPLD（復雜可編程邏輯器件）為核心器件的可編程保護電路。目前CPLD已經(jīng)得到廣泛應用。它具有體系結(jié)構(gòu)/邏輯單元靈活、處理速度快、集成度高、可實現(xiàn)較大規(guī)模電路、編程靈活、設計開發(fā)周期短、設計制造成本低、開發(fā)工具先進、標準產(chǎn)品無需測試、質(zhì)量穩(wěn)定、可實時在線檢驗以及適用范圍廣等優(yōu)點，因此逐步被應用于各類保護電路設計中[3].

鑒于CPLD的諸多優(yōu)點，本設計采用單獨CPLD芯片為核心，不需要單片機或DSP進行控制，來解決以MOSFET為核心的大功率發(fā)射機激勵信號異?；蚬收纤鶐淼膰乐貑栴}，為發(fā)射機的MOSFET電路的安全穩(wěn)定運行起到保護作用。CPLD保護電路在輸入高電平長脈沖、連續(xù)信號和短周期脈沖等典型異常信號情況下，通過簡單改變代碼參數(shù)就可以防止異常的信號進入到后級損壞功率MOSFET,實現(xiàn)對電路的保護作用。

2.功率MOSFET基本原理

功率MOSFET電路的基本原理是：采用V1,V2,V3和V4四只可關(guān)斷的功率器件組成一個H橋型丁類開關(guān)放大器（如圖1所示）。圖1中，對角的2只功率器件（V1和V4,V2和V3）同時導通和關(guān)斷。同一側(cè)（V1和V2,V3和V4）的器件交替導通和關(guān)斷，且激勵信號相差180.這樣，當上邊的器件關(guān)斷（導通）時，下邊的就導通（關(guān)斷）。因此輸出A,B兩點的電位按照輸入激勵信號設定的頻率（或脈寬），輪流在電源的“+”和“-”之間切換。

功率MOSFET在實際應用過程中，電路上存在高電壓和大電流，并且回路上的分布電容和分布電感都很大，功率器件門極激勵信號稍有故障就會在功率回路上引起過電壓（或過電流）而燒毀設備或器件。所以，這種功率放大器不僅要有完備的過壓過流保護功能，更重要的是要求輸入至功率放大器橋路上的功率器件門極激勵信號穩(wěn)定可靠[4].

3.保護電路CPLD實現(xiàn)

CPLD保護電路的內(nèi)部主要由電源轉(zhuǎn)換，晶體振蕩器，CPLD,輸出端口驅(qū)動等部分組成。

保護電路組成框圖如圖2所示。

保護電路的核心部分主要是一個CPLD,所有的功能都是通過對此器件進行邏輯編程來實現(xiàn)。硬件上是對來自DSP電路的模擬輸出脈沖進行信號轉(zhuǎn)換和保護，對應的輸出為兩路驅(qū)動信號和一路包絡信號。兩路輸出信號包絡相同，時間同步，信號高低電平相反。包絡信號就是兩路輸出信號的包絡，時間同步。兩路輸出信號經(jīng)過光隔隔離并反相后為功率MOSFET提供發(fā)射激勵信號源，包絡信號經(jīng)光隔后為功率電路提供控制信號。

CPLD保護電路主要對輸入MOSFET電路的典型異常信號，包括連續(xù)波信號、短周期脈沖信號和高電平長脈沖信號進行輸入保護。所有異常輸入信號通常由這三種信號組合而成。假設連續(xù)波信號是超過10ms脈沖寬度的信號；短周期脈沖信號是小于200ms脈沖周期的信號。對其他不同參數(shù)異常信號的處理，可通過簡單設置軟件計數(shù)器來改變。保護電路軟件流程圖如圖3所示。

保護電路的具體保護功能與時序圖如下所示：

當DSP電路給保護電路輸入連續(xù)高電平，保護電路會以第一個上升沿為基準，開始檢測10kHz頻率信號的第一個周期（即100μs），如果沒有下跳沿，保護輸出50μs長高電平后，關(guān)閉輸出端口，保持低電平，兩路驅(qū)動信號輸出和輸入時序如圖4所示。

若DSP電路給保護電路輸入連續(xù)波形信號，保護電路將會以第一個上升沿為基準，每隔200ms輸出一個10ms的脈沖波，避免連續(xù)工作損壞功率MOSFET,兩路驅(qū)動信號輸出和輸入信號時序如圖5所示。

若輸入信號兩脈沖之間的間隔小于200ms,保護模塊在第一個脈沖輸入之后將會管制200ms的時間，保持在這200ms以內(nèi)持續(xù)低電平后恢復正常，響應下一個脈沖信號的到來，以脈沖信號的周期為20ms為例。兩路驅(qū)動信號輸出和輸入時序如圖6所示。

CPLD保護電路實現(xiàn)的邏輯圖見圖7所示。

OSC-晶振輸入信號；PWM_IN-輸入脈沖信號或者異常干擾信號；SIG1_OUT-輸出信號1;SIG2_OUT-輸出信號2;ENVEOUT-控制信號；TEST1-10ms包絡信號、輸出信號包絡和高電平檢測信號的與；TEST2-高電平檢測信號；TEST3-信號包絡檢測信號。SIG1_OUT、SIG2_OUT和ENVEOUT信號進入MOSFET功率管驅(qū)動芯片輸入端，其輸出是MOSFET的輸入信號。

圖7中三角形符號輸出表示的是對輸入信號增強驅(qū)動能力；矩形表示的是邏輯模塊；其他圖形標識的是輸入輸出和邏輯符號。邏輯圖的五大功能模塊介紹如下：

①分頻模塊：

該模塊的功能是起到分頻作用，保證每個模塊在做延時的時候誤差保持在要求的范圍內(nèi)，還能夠保證占用系統(tǒng)資源很小。

②10ms包絡模塊：

該模塊的功能是使輸出信號的脈沖寬度不會大于10ms,根據(jù)時鐘頻率產(chǎn)生一個10ms的包絡信號與信號包絡模塊的輸出信號相與，就會得到一個10ms的包絡，在沒有信號輸入的情況下，輸出為低。

③根據(jù)信號產(chǎn)生包絡模塊：

該模塊的功能是根據(jù)輸入信號，輸出一個與輸入信號同相位的包絡信號。沒有信號輸入的情況下，輸出為低。

④連續(xù)高電平檢測模塊：

該模塊的功能是檢測輸入信號是否是連續(xù)高電平，如果是連續(xù)高電平，使輸出為一個脈寬很窄的信號，然后拉低，在沒有信號輸入的情況下，輸出為低。

⑤200ms死區(qū)模塊：

該模塊的功能是產(chǎn)生一個200ms的死區(qū)，即輸出有200ms的時間為低電平，該模塊是根據(jù)信號的下降沿來出發(fā)的，當輸入信號下降沿到來的時候，輸出拉低，并保持200ms時間，200ms過后，輸出置高。

4.試驗驗證

在功率MOSFET保護電路輸入端分別輸入正常信號、連續(xù)高電平、連續(xù)波信號和短周期的脈沖信號。在沒有保護電路的情況下，若輸入端輸入這幾種異常信號，發(fā)射機功率MOSFET電路必將燒毀。保護電路輸出經(jīng)光隔隔離并高低電平轉(zhuǎn)換后驅(qū)動MOSFET工作。在試驗室情況下，各種情況的正常、異常輸入信號經(jīng)CPLD保護電路后輸出信號實測波形如圖8~11所示。

第一路是原始輸入激勵信號，第二路是保護電路的輸出信號，第三路是包絡信號。

由圖中可知，異常信號經(jīng)CPLD保護電路邏輯處理后，輸出滿足系統(tǒng)要求并且使功率MOSFET可以接受的輸入信號。

5.結(jié)論

本文提出了采用CPLD芯片解決大功率發(fā)射機激勵信號異常或故障帶來重大危害的方法。

通過系統(tǒng)模擬測試以及實際拷機測試，驗證了本設計的正確性和可行性?，F(xiàn)已將此設計應用于某大功率發(fā)射機項目的保護電路中，最大限度減小了因激勵信號異常和故障給發(fā)射機帶來的危害。另外，本設計的硬件電路具有較強的通用性，只需稍加改變軟件編程，就可以應用于其他電路的信號處理設計中。