探索DS90UR903Q/DS90UR904Q：FPD - Link II芯片組的卓越性能與應(yīng)用

在電子工程師的日常工作中，選擇合適的芯片組對于實現(xiàn)高效、穩(wěn)定的系統(tǒng)設(shè)計至關(guān)重要。今天，我們將深入探討德州儀器（TI）的DS90UR903Q/DS90UR904Q FPD - Link II芯片組，它在視頻顯示應(yīng)用領(lǐng)域展現(xiàn)出了出色的性能和廣泛的適用性。

文件下載：ds90ur903q-q1.pdf

芯片組概述

DS90UR903Q/904Q芯片組專為視頻顯示應(yīng)用而設(shè)計，工作在10 MHz至43 MHz的像素時鐘頻率范圍內(nèi)。其中，DS90UR903Q作為Serializer（串行器），能夠?qū)?1位寬的并行LVCMOS數(shù)據(jù)總線轉(zhuǎn)換為單個高速差分對；而DS90UR904Q作為Deserializer（解串器），則負責(zé)接收單條串行數(shù)據(jù)流，并將其轉(zhuǎn)換回21位寬的并行數(shù)據(jù)總線。這種轉(zhuǎn)換方式不僅簡化了數(shù)據(jù)傳輸過程，還能有效提高信號質(zhì)量，為視頻顯示系統(tǒng)提供了可靠的支持。

芯片特性

數(shù)據(jù)傳輸與接口優(yōu)勢

• 輸入時鐘支持：支持10 MHz至43 MHz的輸入PCLK，為不同的視頻顯示需求提供了靈活的選擇。
• 數(shù)據(jù)吞吐量：具備210 Mbps至903 Mbps的數(shù)據(jù)吞吐量，能夠滿足高清視頻數(shù)據(jù)的快速傳輸要求。
• 單差分對互連：采用單差分對互連方式，結(jié)合嵌入式時鐘和DC平衡編碼，支持AC耦合互連，有效減少了數(shù)據(jù)傳輸過程中的干擾和損耗。
• 長距離驅(qū)動能力：能夠驅(qū)動長達10米的屏蔽雙絞線，適用于各種復(fù)雜的應(yīng)用場景。

功能特性

• I2C兼容串行接口：通過I2C兼容的串行接口進行設(shè)備配置，方便工程師進行靈活的參數(shù)設(shè)置。
• 單硬件設(shè)備尋址引腳：簡化了設(shè)備的尋址過程，提高了系統(tǒng)的可維護性。
• LOCK輸出報告引腳：用于驗證鏈路完整性，讓工程師能夠?qū)崟r了解數(shù)據(jù)傳輸?shù)臓顟B(tài)。
• 集成終端電阻：減少了外部元件的使用，降低了系統(tǒng)成本和設(shè)計復(fù)雜度。
• 電壓兼容性：支持1.8V或3.3V兼容的并行總線接口，增強了芯片與不同系統(tǒng)的兼容性。

其他特性

• 輸入均衡控制：解串器輸入提供均衡控制，可補償長距離傳輸過程中的信號損耗。
• ESD合規(guī)性：符合ISO 10605 ESD和IEC 61000 - 4 - 2 ESD標(biāo)準(zhǔn)，具有良好的靜電防護能力。
• 汽車級產(chǎn)品：經(jīng)過AEC - Q100 Grade 2認證，適用于汽車電子等對可靠性要求較高的應(yīng)用場景。
• 溫度范圍：工作溫度范圍為 - 40°C至 + 105°C，能夠適應(yīng)各種惡劣的環(huán)境條件。

引腳配置與功能

串行器（DS90UR903Q）

串行器采用40引腳的WQFN封裝，其引腳功能涵蓋了并行數(shù)據(jù)輸入、像素時鐘輸入、串行控制總線、模式選擇、設(shè)備ID地址選擇、電源和接地等多個方面。例如，DIN[20:0]為并行數(shù)據(jù)輸入引腳，PCLK為像素時鐘輸入引腳，SCL和SDA為串行控制總線的時鐘和數(shù)據(jù)線，MODE引腳用于選擇I2C模式等。

解串器（DS90UR904Q）

解串器采用48引腳的WQFN封裝，引腳功能與串行器類似，但在輸出方面有所不同。ROUT[20:0]為并行數(shù)據(jù)輸出引腳，PCLK為像素時鐘輸出引腳，LOCK引腳用于輸出PLL鎖定狀態(tài)等。

規(guī)格參數(shù)

絕對最大額定值

芯片的絕對最大額定值規(guī)定了其在正常工作時所能承受的最大電壓、溫度等參數(shù)。例如，電源電壓VDDIO的范圍為 - 0.3V至 + 4.0V，結(jié)溫最高可達 + 150°C。在設(shè)計過程中，工程師必須嚴(yán)格遵守這些參數(shù)，以確保芯片的安全可靠運行。

推薦工作條件

推薦工作條件包括電源電壓、溫度范圍、PCLK時鐘頻率等。例如，電源電壓VDDn的推薦范圍為1.71V至1.89V，工作溫度范圍為 - 40°C至 + 105°C，PCLK時鐘頻率為10 MHz至43 MHz。在這些條件下，芯片能夠發(fā)揮出最佳的性能。

電氣特性

電氣特性涵蓋了LVCMOS直流規(guī)格、CML驅(qū)動器直流規(guī)格、SER/DES電源電流等多個方面。例如，在LVCMOS直流規(guī)格中，高電平輸入電壓VIH和低電平輸入電壓VIL的范圍會根據(jù)不同的VDDIO電壓而有所變化；在CML驅(qū)動器直流規(guī)格中，輸出差分電壓IVOD的典型值為268 mV至412 mV。這些參數(shù)為工程師進行電路設(shè)計和性能評估提供了重要的依據(jù)。

詳細設(shè)計與應(yīng)用

典型應(yīng)用場景

DS90UR903Q/904Q芯片組適用于多種應(yīng)用場景，主要包括以下兩個方面：

• 顯示系統(tǒng)：在顯示系統(tǒng)中，該芯片組可用于連接圖形主機控制器和顯示模塊，實現(xiàn)18位色深（RGB666 + HS、VS和DE）的視頻數(shù)據(jù)傳輸。例如，在汽車中央信息顯示屏、導(dǎo)航顯示屏等設(shè)備中，DS90UR903Q/904Q芯片組能夠確保視頻數(shù)據(jù)的穩(wěn)定傳輸，為用戶提供清晰、流暢的視覺體驗。
• 相機系統(tǒng)：在相機系統(tǒng)中，主機控制器/處理器連接到解串器，CMOS圖像傳感器提供數(shù)據(jù)給串行器。通過這種方式，芯片組能夠?qū)崿F(xiàn)相機數(shù)據(jù)的高效傳輸和處理，滿足相機應(yīng)用對數(shù)據(jù)傳輸速度和質(zhì)量的要求。

設(shè)計要點

典型應(yīng)用連接

在典型應(yīng)用連接中，串行器的CML輸出需要通過0.1 μF的AC耦合電容連接到線路，線路驅(qū)動器包含內(nèi)部終端；解串器的CML輸入同樣需要使用0.1 μF的耦合電容，接收器也提供內(nèi)部終端。同時，系統(tǒng)GPO信號用于控制PDB和MODE端子，以實現(xiàn)設(shè)備的開啟和配置。

AC耦合

芯片組支持通過集成的DC平衡解碼方案實現(xiàn)AC耦合互連。在FPD - Link II信號路徑中，需要串聯(lián)外部AC耦合電容，建議使用最小可用封裝的電容，以減少封裝寄生效應(yīng)導(dǎo)致的信號質(zhì)量下降。

電源要求

在電源上電時，VDDIO電源需要先達到預(yù)期的工作電壓（1.8V或3.3V），然后其他電源（VDDn）再開始升壓。同時，需要延遲并釋放PDB輸入信號，以確保所有VDD電源穩(wěn)定后再進行操作。可以通過連接外部RC網(wǎng)絡(luò)到PDB引腳來實現(xiàn)這一要求。

傳輸介質(zhì)

芯片組可用于多種平衡電纜，根據(jù)距離和信號質(zhì)量要求進行選擇。建議使用100Ω差分阻抗的屏蔽雙絞線（STP）電纜，以減少阻抗不連續(xù)性和信號干擾。同時，要注意電纜的衰減、近端串?dāng)_和線對間 skew等參數(shù)，以確保信號傳輸?shù)馁|(zhì)量。

串行互連準(zhǔn)則

在進行串行互連時，應(yīng)使用100Ω耦合差分對，并遵循S/2S/3S規(guī)則進行布線，以減少LVCMOS信號與差分線之間的耦合。同時，要盡量減少過孔數(shù)量，保持走線的平衡和對稱，以提高信號傳輸?shù)姆€(wěn)定性。

布局建議

在PCB布局方面，應(yīng)采用至少四層板，并設(shè)置電源和接地平面，以提供低噪聲的電源供應(yīng)。將LVCMOS信號與差分線分開布局，避免LVCMOS線對差分線產(chǎn)生耦合干擾。建議使用表面貼裝電容作為外部旁路電容，將較小值的電容靠近引腳放置，以減少寄生電感。同時，在電源入口處使用大容量的電容，以平滑低頻開關(guān)噪聲。

總結(jié)

DS90UR903Q/DS90UR904Q FPD - Link II芯片組憑借其出色的數(shù)據(jù)傳輸能力、豐富的功能特性和廣泛的應(yīng)用場景，為電子工程師提供了一個優(yōu)秀的解決方案。在實際設(shè)計過程中，工程師需要充分了解芯片的特性和參數(shù)，嚴(yán)格遵循設(shè)計要點和布局建議，以確保系統(tǒng)的穩(wěn)定性和可靠性。希望本文能夠為廣大電子工程師在使用DS90UR903Q/DS90UR904Q芯片組時提供有益的參考。

你在使用該芯片組的過程中遇到過哪些問題？或者你對芯片組的哪些特性更感興趣？歡迎在評論區(qū)留言討論。