chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在vivado用ila進(jìn)行debug調(diào)試

FPGA設(shè)計(jì)論壇 ? 來源:FPGA設(shè)計(jì)論壇 ? 2026-01-15 14:25 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在vivado頁面中搜索ila IP核,然后雙擊打開。

81dc8dae-f05a-11f0-92de-92fbcf53809c.png

點(diǎn)擊中間這個(gè)。

824ab89c-f05a-11f0-92de-92fbcf53809c.png

其中1是添加幾個(gè)觀察信號,2是采樣深度。1根據(jù)自己要觀察的信號進(jìn)行選擇,2一般越大越好。

82ab8582-f05a-11f0-92de-92fbcf53809c.png

點(diǎn)擊1,然后可以在2處選擇信號的寬度,一般根據(jù)所配置的寄存器寬度進(jìn)行填寫。

830f1b10-f05a-11f0-92de-92fbcf53809c.png

其他選項(xiàng)一般保持默認(rèn)即可。然后點(diǎn)擊OK,進(jìn)行添加ila。

點(diǎn)擊所添加的ila。

836ee4dc-f05a-11f0-92de-92fbcf53809c.png

打開.voe文件。

83cca68a-f05a-11f0-92de-92fbcf53809c.png

可以查看到生成后的參考代碼。

842d5778-f05a-11f0-92de-92fbcf53809c.png

復(fù)制下來添加到需要觀察的信號的.v文件中,進(jìn)行連接。

我這個(gè)是示例,根據(jù)自身需要觀察的信號進(jìn)行連接。

8491a750-f05a-11f0-92de-92fbcf53809c.png

添加好后,生成bit流文件,然后導(dǎo)出,打開vitis文件。重新加載bsp。

84ef6bf6-f05a-11f0-92de-92fbcf53809c.png

然后點(diǎn)擊vitis左上角的小錘子,然后編譯。

854daffe-f05a-11f0-92de-92fbcf53809c.png

都進(jìn)行編譯

85b4b9d8-f05a-11f0-92de-92fbcf53809c.png

點(diǎn)擊小瓢蟲進(jìn)入調(diào)試模式,等加載好后再進(jìn)行下一步操作。

861331de-f05a-11f0-92de-92fbcf53809c.png

進(jìn)入調(diào)試模式后先不要?jiǎng)觱itis。

進(jìn)入vivado,點(diǎn)擊自動(dòng)連接。

8677fefc-f05a-11f0-92de-92fbcf53809c.png

下面可以添加觸發(fā)信號。

86d4e0b8-f05a-11f0-92de-92fbcf53809c.png

上面添加待觀察信號。

87336994-f05a-11f0-92de-92fbcf53809c.png

點(diǎn)擊開始,等待捕捉波形。

8791c23c-f05a-11f0-92de-92fbcf53809c.png

點(diǎn)擊vitis的調(diào)試模式下的運(yùn)行鍵。

87efdaca-f05a-11f0-92de-92fbcf53809c.png

出現(xiàn)波形,捕捉成功。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 調(diào)試
    +關(guān)注

    關(guān)注

    7

    文章

    624

    瀏覽量

    35475
  • IP核
    +關(guān)注

    關(guān)注

    4

    文章

    340

    瀏覽量

    51822
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    852

    瀏覽量

    70748

原文標(biāo)題:如何在vivado用ila進(jìn)行debug調(diào)試

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    vivado ILA 實(shí)現(xiàn)在線調(diào)試功能報(bào)錯(cuò),顯示沒有添加ILA,怎么解決?

    在使用vivadao在線調(diào)試功能時(shí),對需要抓的信號MARK DEBUG,調(diào)用了ILA測試核,添加了時(shí)鐘約束,但是總是顯示no nets matched的warning,最后燒到片子里界面沒有跳轉(zhuǎn)到在線
    發(fā)表于 06-08 11:19

    vivado ILA在線調(diào)試求助

    在用Vivado實(shí)現(xiàn)某個(gè)工程時(shí),功能仿真正確,時(shí)序滿足要求,比特流也能生成,但是在ILA調(diào)試和下板子時(shí),無法得到正確的結(jié)果信號,請問各位大神可能是什么問題?
    發(fā)表于 12-11 11:10

    ILA存在時(shí)實(shí)施失敗

    當(dāng)我有一個(gè)ILA核心存在時(shí),我的設(shè)計(jì)通常會(huì)失敗,我在程序框圖中標(biāo)記了網(wǎng)絡(luò)上的調(diào)試。我注意到當(dāng)Vivado使用調(diào)試向?qū)薷膞dc文件時(shí),存在這種約束set_property
    發(fā)表于 10-29 14:12

    為什么在ILA中找不到信號?

    你好這是我第一次嘗試添加ILA調(diào)試loigc。在Vivado我添加了ILA IP核 ila_0 ila
    發(fā)表于 10-10 05:57

    Arty是否有可能不支持ILA調(diào)試

    大家好,我在使用Arty(Artix 7 FPGA)進(jìn)行調(diào)試時(shí)遇到了一些麻煩。背景:我使用ILA在Zybo(Zynq)和Nexys 4 DDR(也是Artix 7)上調(diào)試我的程序,一切
    發(fā)表于 08-26 15:20

    Vivado+FPGA:如何使用Debug Cores(ILA)在線調(diào)試

    Vivado下在線調(diào)試是利用ILA進(jìn)行的,Xilinx官方給出了一個(gè)視頻,演示了如何使用Vivado
    發(fā)表于 02-08 08:52 ?3330次閱讀

    Vivado中使用debug工具步驟與調(diào)試技巧

    在ISE中稱為ChipScope而Vivado中就稱為in system debug。下面就介紹Vivado中如何使用debug工具。 Debug
    發(fā)表于 11-17 14:05 ?6.4w次閱讀
    <b class='flag-5'>Vivado</b>中使用<b class='flag-5'>debug</b>工具步驟與<b class='flag-5'>調(diào)試</b>技巧

    xilinx vivado zynq pldma PL部分ILA調(diào)試

    PL部分調(diào)試,作為PL DMA的控制APB總線,將其設(shè)置為Mark Debug,如下圖所示。綜合完成,不進(jìn)行implemention,在綜合菜單下面找到“Set Up Debug”,
    發(fā)表于 11-28 15:46 ?8573次閱讀

    引入增量編譯流程進(jìn)行調(diào)試的好處與步驟

    了解使用Vivado 2016.1中引入的增量編譯流程進(jìn)行調(diào)試的好處,以及在使用增量編譯實(shí)現(xiàn)時(shí)添加/刪除/修改ILA內(nèi)核所需的步驟。
    的頭像 發(fā)表于 11-30 06:19 ?3499次閱讀
    引入增量編譯流程<b class='flag-5'>進(jìn)行</b><b class='flag-5'>調(diào)試</b>的好處與步驟

    如何使用Vivado Logic Analyzer與邏輯調(diào)試IP進(jìn)行交互

    了解Vivado中的Logic Debug功能,如何將邏輯調(diào)試IP添加到設(shè)計(jì)中,以及如何使用Vivado Logic Analyzer與邏輯調(diào)試
    的頭像 發(fā)表于 11-30 06:22 ?3901次閱讀

    使用ECO進(jìn)行調(diào)試有哪些好處

    了解使用Vivado 2016.1中引入的ECO流程進(jìn)行調(diào)試的好處,以及在ECO布局中替換ILA調(diào)試探針?biāo)璧牟襟E。
    的頭像 發(fā)表于 11-29 06:01 ?4325次閱讀
    使用ECO<b class='flag-5'>進(jìn)行</b><b class='flag-5'>調(diào)試</b>有哪些好處

    如何使用Vivado在設(shè)備啟動(dòng)時(shí)進(jìn)行調(diào)試

    了解如何使用Vivado在設(shè)備啟動(dòng)時(shí)及其周??圍進(jìn)行調(diào)試。 你也會(huì)學(xué)習(xí) 使用Vivado 2014.1中引入的Trigger at Startup功能來配置和預(yù)先安裝a
    的頭像 發(fā)表于 11-22 07:05 ?5066次閱讀

    Vivado調(diào)試ILA debug結(jié)果也許不對

    FPGA的調(diào)試是個(gè)很蛋疼的事,即便Vivado已經(jīng)比ISE好用了很多,但調(diào)試起來依舊蛋疼。即便是同一個(gè)程序,F(xiàn)PGA每次重新綜合、實(shí)現(xiàn)后結(jié)果都多多少少會(huì)有所不同。而且加入到ila中的數(shù)
    的頭像 發(fā)表于 03-08 17:35 ?1.3w次閱讀

    關(guān)于Vivado中三種操作Debug的方式

    Vivado中提供了多種Debug的操作方式,下面就來總結(jié)一下: 1. 代碼中例化ILA IP核 第一種,直接例化ILA IP核: 需要探測多少個(gè)信號,信號的位寬是多少,直接選擇即可:
    的頭像 發(fā)表于 11-11 17:07 ?1.2w次閱讀
    關(guān)于<b class='flag-5'>Vivado</b>中三種操作<b class='flag-5'>Debug</b>的方式

    Vivado使用技巧:debug仿真設(shè)計(jì)的三種調(diào)試方法

    源代碼級別調(diào)試 Vivado Simulator提供了在仿真過程中debug設(shè)計(jì)的特性,通過為源代碼添加一些可控制的執(zhí)行條件來檢查出問題的地方??偟膩碚f有三種調(diào)試方法: 1.使用Ste
    的頭像 發(fā)表于 12-29 15:57 ?1.8w次閱讀
    <b class='flag-5'>Vivado</b>使用技巧:<b class='flag-5'>debug</b>仿真設(shè)計(jì)的三種<b class='flag-5'>調(diào)試</b>方法