以下文章來(lái)源于芯禾葉帶你看芯片，作者花茶

一、封裝基板制造方法

1.減成法制造技術(shù)

在封裝基板發(fā)展的早期階段，廣泛采用一種稱為減成法的印制電路板制造技術(shù)，亦稱蝕刻銅箔技術(shù)。該技術(shù)的基本原理是在覆銅板上印刷出所需的電路圖案，通過(guò)抗蝕膜保護(hù)圖案區(qū)域，隨后利用化學(xué)蝕刻去除未被保護(hù)的銅層，最終形成印刷線路板。

減成法制造技術(shù)具有多方面的優(yōu)勢(shì)：①高精度，能夠?qū)崿F(xiàn)精細(xì)加工，適用于對(duì)尺寸精度要求較高的零部件與產(chǎn)品；②多材料適用性，可加工金屬、塑料、陶瓷等多種材料，適應(yīng)不同材料的制造需求；③工藝靈活性，制造過(guò)程可根據(jù)設(shè)計(jì)及產(chǎn)品要求進(jìn)行定制化調(diào)整；④良好表面質(zhì)量，加工后可獲得較高的表面光潔度，有助于提升產(chǎn)品的外觀與性能；⑤工藝成熟可靠。

然而，減成法在制作過(guò)程中常出現(xiàn)側(cè)蝕現(xiàn)象，即在垂直蝕刻方向發(fā)生橫向侵蝕，導(dǎo)致線路截面呈梯形結(jié)構(gòu)，頂部寬度小于底部。這種形貌易引發(fā)線路開(kāi)路或短路，同時(shí)也會(huì)使線路電阻值偏離設(shè)計(jì)范圍，影響電路性能與可靠性。

2.半加成法與改良型半加成法

在近年來(lái)，對(duì)于線路制作工藝，往往不再用原來(lái)的減成法技術(shù)，而是用日益興起的半加成法技術(shù)。減成法技術(shù)流程會(huì)受到諸多因素的影響，也就是其不可控因素較半加成法技術(shù)更多。目前，半加成法技術(shù)的主要工藝是電沉積銅工藝，該工藝也是實(shí)現(xiàn)互聯(lián)結(jié)構(gòu)的主流工藝，其最大的優(yōu)點(diǎn)就是利用銅具備適合該工藝的性能特點(diǎn)，在工藝實(shí)施過(guò)程中能夠避免蝕刻銅流程對(duì)互連結(jié)構(gòu)側(cè)面會(huì)造成侵蝕，以及此方法成本相對(duì)較低。電沉積銅技術(shù)在封裝基板制作過(guò)程中起到了至關(guān)重要的作用，能夠提供更好的互連結(jié)構(gòu)精細(xì)度和完整性，同時(shí)也是一種更準(zhǔn)確、環(huán)保的選擇。

改良型半加成法（modified semi-additive process，MSAP）進(jìn)一步改進(jìn)了半加成法的技術(shù)。它使用了薄銅箔作為基材（≤8 μm），在其上使用正片進(jìn)行圖形轉(zhuǎn)移，并通過(guò)圖形電鍍來(lái)加厚形成線路。去除干膜和底銅，完成高精度的布線，再進(jìn)行脫膜，將底銅進(jìn)行蝕刻（即閃蝕）。基材銅箔非常薄，在制作精細(xì)線路過(guò)程中可以發(fā)現(xiàn)，在進(jìn)行差分蝕刻時(shí)，沒(méi)有進(jìn)行電鍍加厚工藝的區(qū)域，銅會(huì)比較容易消失，只留下需要的部分形成線路。如果控制好電鍍的時(shí)間和其他參數(shù)，就可以得到需要的線路厚度。隨著工藝的不斷改進(jìn)，使用更多的是MSAP。相較于半加成法工藝，其工藝稍微復(fù)雜一些，但是比較容易實(shí)現(xiàn)。而以前的半加成法雖然工藝簡(jiǎn)單，但工藝操作技術(shù)較復(fù)雜，特別是在化學(xué)沉銅工藝上難以實(shí)現(xiàn)。借助MSAP技術(shù)的發(fā)展，封裝基板制造能夠更加精確和可靠。隨著技術(shù)的不斷進(jìn)步和深入研究，可以期待封裝基板制造技術(shù)在未來(lái)的持續(xù)發(fā)展，以滿足不斷變化的市場(chǎng)需求。

二、制備基板關(guān)鍵工藝技術(shù)

目前市面上的主流工藝是MSAP，其流程如圖所示。

改良型半加成工藝流程

1） 基銅。在改良型半加成法工藝中對(duì)基銅的厚度有著嚴(yán)格要求，為了薄化銅厚度，常使用覆銅箔層壓板的方式來(lái)減厚。覆銅箔層壓板的銅箔厚度有規(guī)定范圍，一般來(lái)說(shuō)規(guī)定其厚度不超過(guò)12 μm，因此選擇合適的銅箔厚度至關(guān)重要。銅箔的厚度需要嚴(yán)格把控，超過(guò)一定的厚度要求就容易導(dǎo)致表面銅層的不均勻。如果太薄，則會(huì)增加工藝難度，太薄的銅箔在層壓時(shí)會(huì)容易出現(xiàn)表面不平坦，并且薄銅箔由于成本太高，不適合大量使用。將減銅量控制在9 μm以下時(shí)，可以在±2 μm的范圍內(nèi)控制表面銅層的厚度均勻性。標(biāo)準(zhǔn)銅箔不能作為基銅，因?yàn)槠浯植诙群艽螅谶M(jìn)行閃蝕時(shí)不容易去除不需要的銅，因此不會(huì)選擇標(biāo)準(zhǔn)銅箔進(jìn)行制作精細(xì)線路?，F(xiàn)在大多采用低輪廓銅箔或者超低輪廓銅箔，這有助于保證線路制作的精細(xì)度和質(zhì)量。

2） 貼膜前處理。涂膜前的預(yù)處理質(zhì)量和干膜性能的選擇將影響干膜與銅的附著力。常見(jiàn)的前處理方法包括3種：化學(xué)處理法、噴砂研磨法和機(jī)械研磨法。后2種方法屬于物理處理方法，經(jīng)過(guò)物理方法處理后會(huì)發(fā)現(xiàn)處理之后銅表面的粗糙程度不符合要求，因此如果要獲得微粗糙度，通常采用最后1種方法，或者將噴砂研磨與最后1種方法相結(jié)合。這樣更容易得到滿足要求的表面粗糙度。

3） 圖形電鍍。圖形電鍍是指將干膜覆蓋在經(jīng)過(guò)孔處理的銅箔板上，使用陽(yáng)紋底片進(jìn)行曝光和顯影，形成陰紋線路圖案，并通過(guò)電鍍方式給線路覆蓋一層耐蝕金屬的工藝。其中，感光干膜的作用是作為電鍍保護(hù)層。其工藝中最關(guān)鍵的是控制銅層厚度和均勻性，如果銅層過(guò)厚或不均勻，在閃蝕后可能會(huì)殘留銅層引發(fā)短路問(wèn)題；如果銅層過(guò)薄或不均勻，在閃蝕過(guò)程中部分線路可能會(huì)被完全蝕刻掉，或者殘留的銅層厚度不足，導(dǎo)致線路截面形狀變形。一些研究學(xué)者采用實(shí)驗(yàn)設(shè)計(jì)、數(shù)值模擬和電化學(xué)實(shí)驗(yàn)等方法，研究會(huì)對(duì)細(xì)線路電鍍銅的均勻性產(chǎn)生影響的因素、以及適用于半加成工藝或改進(jìn)半加成工藝制程的新型電鍍銅添加劑。

4） 閃蝕。閃蝕技術(shù)是一項(xiàng)有效的工藝，其目的是去掉不需要的銅，并且能夠防止所需要的圖形區(qū)域的銅被去掉（尤其是圖形側(cè)壁）。蝕刻因子是判斷蝕刻強(qiáng)弱的重要參考量之一，反映了蝕刻的效果和能力。側(cè)向侵蝕量是在半加成法工藝中衡量線形質(zhì)量的另一個(gè)重要指標(biāo)。使用蝕刻藥水去除銅的時(shí)候，由于藥水具有流動(dòng)性，其流動(dòng)方向不好把控，很容易會(huì)發(fā)生側(cè)向侵蝕的情況。如果側(cè)向侵蝕過(guò)于嚴(yán)重，就會(huì)造成線路與基材方式脫離，最終導(dǎo)致制作精細(xì)線路失敗。通過(guò)不斷的實(shí)踐操作，發(fā)現(xiàn)主要因素包括閃蝕的程度和藥水特性。若閃蝕程度沒(méi)有把控好，就很容易導(dǎo)致發(fā)生側(cè)向侵蝕現(xiàn)象。所以，在實(shí)際操作工藝中，要經(jīng)過(guò)日積月累的工藝操作經(jīng)驗(yàn)，來(lái)精準(zhǔn)地把握好閃蝕的程度以及藥水的特性，來(lái)保證這一步驟的工藝具有更高的質(zhì)量。為了確保產(chǎn)品質(zhì)量的穩(wěn)定性，傳統(tǒng)閃蝕設(shè)備可能難以滿足未來(lái)對(duì)品質(zhì)的要求。引入真空和二流體相結(jié)合的閃蝕設(shè)備將成為未來(lái)的趨勢(shì)，合理調(diào)配二流體段的液壓和氣壓比例可以獲得更好的線路效果。而與單獨(dú)使用真空段或二流體段相比，將真空段與二流體段結(jié)合使用能夠在制作線路時(shí)取得更優(yōu)異的效果。

5） 化學(xué)沉銅。有研究學(xué)者提出了全新的化學(xué)沉銅速率控制配方，在探究化學(xué)銅沉積速率偏快的狀況下基底對(duì)于拉力值的表現(xiàn)時(shí)，得出化學(xué)沉銅速率對(duì)于粗糙度0.45 μm的基材沒(méi)有產(chǎn)生拉力方面的變化。其他研究使用表面改性在同一基底上產(chǎn)生增強(qiáng)的化學(xué)鍵來(lái)提高抗拉強(qiáng)度，但最終結(jié)果表明，產(chǎn)品的抗拉強(qiáng)度比較相似。雖然目前的半加成法技術(shù)滿足了精細(xì)線路的需求，但不能忽視產(chǎn)品可靠性和功能等因素。國(guó)內(nèi)半加成法工藝仍有很長(zhǎng)的路要走，需要不斷改進(jìn)工藝和探索新的材料與制造方法，以提高產(chǎn)品的可靠性和功能，并確保其在長(zhǎng)期使用中能夠表現(xiàn)出色。

三、結(jié)語(yǔ)

隨著先進(jìn)封裝技術(shù)的演進(jìn)，與之適配的高端封裝基板市場(chǎng)份額不斷擴(kuò)大，其制備工藝也日益受到產(chǎn)業(yè)與學(xué)界的重點(diǎn)關(guān)注。其中，基板精細(xì)化線路蝕刻工藝的精度控制水平持續(xù)提升。理解干膜在分辨率、附著力、顯影性與耐顯影性，以及耐蝕刻性與耐電鍍性等方面的性能表現(xiàn)，有助于更清晰地認(rèn)識(shí)其在制作精細(xì)線路工藝過(guò)程中的功能與作用。然而，必須指出的是，對(duì)線路精細(xì)化的追求不能以犧牲電子產(chǎn)品的實(shí)際可靠性為代價(jià)。因此，研究者需持續(xù)探索新材料與制造工藝，以提升線路的可靠性及功能性。這可能涉及電路布局設(shè)計(jì)的優(yōu)化、材料耐久性與導(dǎo)電性能的改進(jìn)，以及制造過(guò)程中各環(huán)節(jié)的精確控制，確保每一工藝步驟均能可靠、精準(zhǔn)地完成。同時(shí)，也應(yīng)充分考慮產(chǎn)品的實(shí)際應(yīng)用環(huán)境，積極開(kāi)展環(huán)境適應(yīng)性測(cè)試，以保障產(chǎn)品在不同條件下的性能穩(wěn)定性。這仍有待研究人員的進(jìn)一步深入探索。