Atmel AT17LV系列FPGA配置EEPROM的全面解析

在FPGA設(shè)計(jì)領(lǐng)域，配置存儲(chǔ)器的選擇至關(guān)重要。Atmel的AT17LV系列FPGA配置EEPROM為FPGA提供了一種簡(jiǎn)單易用且經(jīng)濟(jì)高效的配置解決方案。下面我們就來詳細(xì)了解一下這個(gè)系列的產(chǎn)品。

文件下載：AT17LV010-10PU.pdf

一、產(chǎn)品概述

AT17LV系列包括AT17LV65、AT17LV128、AT17LV256、AT17LV512、AT17LV010、AT17LV002和AT17LV040等型號(hào)。不過需要注意的是，AT17LV65和AT17LV128不推薦用于新設(shè)計(jì)，已被AT17LV256取代。

這些EEPROM專門設(shè)計(jì)用于存儲(chǔ)現(xiàn)場(chǎng)可編程門陣列（FPGA）的配置程序，支持3.3V和5.0V的工作電壓應(yīng)用，采用簡(jiǎn)單的串行訪問程序來配置一個(gè)或多個(gè)FPGA設(shè)備。

產(chǎn)品特性

1. 多種存儲(chǔ)容量：提供從65,536 x 1-bit到4,194,304 x 1-bit等多種存儲(chǔ)容量選擇，滿足不同F(xiàn)PGA的配置需求。
2. 寬電壓支持：支持3.3V和5.0V的工作電壓，增強(qiáng)了產(chǎn)品的通用性。
3. 系統(tǒng)內(nèi)可編程（ISP）：可通過2線總線進(jìn)行系統(tǒng)內(nèi)編程，方便快捷。
4. 低功耗：采用非常低功耗的CMOS EEPROM工藝，并且具有低功耗待機(jī)模式，降低了系統(tǒng)的整體功耗。
5. 高可靠性：具有100,000次的寫入周期耐力，工業(yè)級(jí)部件在85°C下的數(shù)據(jù)保留時(shí)間可達(dá)90年。
6. 多種封裝形式：提供6mm x 6mm x 1mm 8-lead LAP、8-lead PDIP、8-lead SOIC、20-lead PLCC、20-lead SOIC和44-lead TQFP等多種封裝選項(xiàng)，方便不同應(yīng)用場(chǎng)景的使用。

二、引腳配置與描述

引腳描述

引腳配置

不同型號(hào)的AT17LV設(shè)備在不同封裝下的引腳配置有所不同，具體可參考文檔中的表格。例如，8-lead LAP封裝的AT17LV65/128/256和AT17LV512/010/002/040的引腳配置就存在差異。

三、工作模式

FPGA主串行模式

在主模式下，F(xiàn)PGA會(huì)自動(dòng)從外部存儲(chǔ)器加載配置程序。AT17LV串行配置EEPROM設(shè)計(jì)為與主串行模式兼容。大多數(shù)FPGA設(shè)備可以直接控制整個(gè)配置過程，并從配置EEPROM中檢索數(shù)據(jù)，無需外部智能控制器。

配置控制

• AT17LV配置器的DATA輸出驅(qū)動(dòng)FPGA設(shè)備的DIN。
• 主FPGA的CCLK輸出驅(qū)動(dòng)AT17LV配置器的CLK輸入。
• 任何AT17LV配置器的CEO輸出驅(qū)動(dòng)級(jí)聯(lián)EEPROM鏈中下一個(gè)配置器的CE輸入。
• SER_EN必須連接到VCC（ISP期間除外）。
• READY引腳可作為設(shè)備復(fù)位狀態(tài)的開漏指示器，在設(shè)備加電復(fù)位周期內(nèi)驅(qū)動(dòng)為低電平，周期完成后釋放（三態(tài)）。

級(jí)聯(lián)配置

對(duì)于多個(gè)FPGA以菊花鏈方式配置或需要更大配置內(nèi)存的FPGA，級(jí)聯(lián)配置器可提供額外的內(nèi)存。當(dāng)?shù)谝粋€(gè)配置器的最后一位被讀取后，時(shí)鐘信號(hào)會(huì)使該配置器的CEO輸出為低電平，并禁用其DATA線驅(qū)動(dòng)器。第二個(gè)配置器識(shí)別到其CE輸入上的低電平后，會(huì)使能其DATA輸出。配置完成后，如果每個(gè)配置器的RESET/OE被驅(qū)動(dòng)到其有效（低）電平，則所有級(jí)聯(lián)配置器的地址計(jì)數(shù)器將被復(fù)位。

復(fù)位極性編程

AT17LV配置器允許用戶將復(fù)位極性編程為RESET/OE或RESET/OE，這一特性得到了行業(yè)標(biāo)準(zhǔn)編程器算法的支持。

編程模式

將SER_EN拉低可進(jìn)入編程模式。在此模式下，芯片可通過2線串行總線進(jìn)行編程，編程僅在VCC電源下進(jìn)行，芯片內(nèi)部會(huì)生成編程超電壓。

待機(jī)模式

當(dāng)CE被置為高電平時(shí)，AT17LV配置器進(jìn)入低功耗待機(jī)模式。在該模式下，AT17LV65、AT17LV128或AT17LV256配置器在3.3V時(shí)的電流消耗小于50μA，AT17LV512/010為100μA，AT17LV002/040為200μA。輸出無論OE輸入狀態(tài)如何，都保持高阻抗?fàn)顟B(tài)。

四、電氣規(guī)格

絕對(duì)最大額定值

• 工作溫度：-40°C至+85°C
• 存儲(chǔ)溫度：-65°C至+150°C
• 任何引腳相對(duì)于地的電壓：-0.1V至VCC + 0.5V
• 電源電壓（VCC）：-0.5V至+7.0V
• 最大焊接溫度（10s @ 1/16 in.）：260°C
• ESD（RZAP = 1.5K，CZAP = 100pF）：2000V

工作條件

DC特性

不同型號(hào)的AT17LV設(shè)備在3.3V和5.0V電源下的DC特性有所不同，包括高電平輸入電壓、低電平輸入電壓、高電平輸出電壓、低電平輸出電壓、電源電流等參數(shù)。

AC特性

在不同電源電壓下，AT17LV設(shè)備的AC特性也有所差異，如OE到數(shù)據(jù)延遲、CE到數(shù)據(jù)延遲、CLK到數(shù)據(jù)延遲等。同時(shí)，在級(jí)聯(lián)配置時(shí)，還有相應(yīng)的AC特性參數(shù)。

熱阻系數(shù)

不同封裝類型的AT17LV設(shè)備具有不同的熱阻系數(shù)，這對(duì)于散熱設(shè)計(jì)非常重要。

五、訂購信息

訂購代碼細(xì)節(jié)

訂購代碼包含了產(chǎn)品的多個(gè)信息，如產(chǎn)品系列、設(shè)備密度、封裝選項(xiàng)、特殊引腳配置等。例如，AT17LV256A - 10PU，其中“17LV”表示FPGA EEPROM配置存儲(chǔ)器產(chǎn)品系列，“256”表示設(shè)備密度為256 kilobit，“P”表示8P3（8-lead PDIP）封裝。

具體訂購信息

文檔中提供了不同存儲(chǔ)容量的AT17LV設(shè)備的具體訂購代碼、引腳鍍層、封裝、電壓和工作范圍等信息，方便用戶根據(jù)需求進(jìn)行選擇。

六、封裝信息

AT17LV系列提供多種封裝形式，每種封裝都有詳細(xì)的尺寸和公差信息，包括8CN4（LAP）、8P3（PDIP）、8S1（SOIC）、20J（PLCC）、20S2（SOIC）和44A（TQFP）等。這些封裝信息對(duì)于PCB設(shè)計(jì)和布局非常重要。

七、總結(jié)

Atmel的AT17LV系列FPGA配置EEPROM以其豐富的特性、多種封裝選項(xiàng)和良好的電氣性能，為FPGA設(shè)計(jì)提供了可靠的配置解決方案。在實(shí)際應(yīng)用中，工程師需要根據(jù)具體的FPGA需求、系統(tǒng)電壓、存儲(chǔ)容量等因素來選擇合適的型號(hào)和封裝。同時(shí)，在設(shè)計(jì)過程中，要嚴(yán)格遵循電氣規(guī)格和引腳配置要求，以確保系統(tǒng)的穩(wěn)定性和可靠性。你在使用AT17LV系列產(chǎn)品時(shí)遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。