SMx320VC33數(shù)字信號處理器：特性、參數(shù)與應(yīng)用全解析

引言

在數(shù)字信號處理領(lǐng)域，高性能、低功耗的處理器一直是工程師們追求的目標。德州儀器（TI）的SMx320VC33數(shù)字信號處理器就是這樣一款優(yōu)秀的產(chǎn)品，它以其卓越的性能和豐富的特性，在眾多應(yīng)用場景中展現(xiàn)出強大的競爭力。本文將對SMx320VC33的特性、參數(shù)、引腳配置、功能以及相關(guān)設(shè)計要點進行詳細介紹，希望能為電子工程師們在實際設(shè)計中提供有價值的參考。

文件下載：smj320vc33.pdf

一、產(chǎn)品概述

SMx320VC33是一款32位浮點處理器，采用0.18 - μm四層金屬CMOS（TImeline）技術(shù)制造，屬于TI的$SM320C3x^{TM}$系列DSP。該處理器具有高速、低功耗的特點，能夠執(zhí)行高達150 MFLOPS的運算，適用于從主機處理器到專用協(xié)處理器等各種系統(tǒng)應(yīng)用。

二、產(chǎn)品特性

2.1 高性能浮點運算

SMx320VC33 - 150型號具有13 - ns的指令周期時間，每秒可執(zhí)行15000萬次浮點運算（MFLOPS）和7500萬條指令（MIPS），能夠滿足復(fù)雜的數(shù)字信號處理需求。

2.2 大容量片上內(nèi)存

擁有34K × 32 - 位（1.1 - Mbit）的片上雙訪問靜態(tài)隨機存取存儲器（SRAM），配置為2 × 16K加2 × 1K塊，有助于提高內(nèi)部性能。

2.3 低功耗設(shè)計

功耗極低，在150 MFLOPS的運算速度下，功耗小于200 mW，適合對功耗要求較高的應(yīng)用場景。

2.4 豐富的外設(shè)接口

• 串行端口：一個串行端口，方便與其他設(shè)備進行數(shù)據(jù)通信。
• 定時器：兩個32位定時器，可用于定時控制和事件計數(shù)。
• DMA協(xié)處理器：支持直接內(nèi)存訪問（DMA），實現(xiàn)并發(fā)I/O和CPU操作，提高數(shù)據(jù)傳輸效率。

2.5 靈活的中斷和控制功能

• 可選擇的外部中斷：EDGEMODE可選擇外部中斷，增強了系統(tǒng)的靈活性。
• 互鎖指令：支持互鎖指令，為多處理提供支持。
• 總線控制寄存器：可配置選通控制等待狀態(tài)生成，優(yōu)化總線操作。

三、引腳配置與功能

3.1 引腳配置

SMx320VC33有164 - 引腳低輪廓四方扁平封裝（HFG后綴）和144 - 引腳非密封陶瓷球柵陣列（CBGA）（GNM后綴）兩種封裝形式。文檔中詳細給出了兩種封裝的引腳分配圖，包括地址線、數(shù)據(jù)線、控制線等引腳的具體位置。

3.2 引腳功能

• 主總線接口：包括32位數(shù)據(jù)端口（D31 - D0）、24位地址端口（A23 - A0）、讀寫控制（R/W）、選通信號（STRB）等，用于與外部設(shè)備進行數(shù)據(jù)傳輸和通信。
• 控制信號：復(fù)位信號（RESET）、邊緣模式控制（EDGEMODE）、外部中斷（INT3 - INT0）、內(nèi)部確認信號（IACK）等，用于控制處理器的運行和響應(yīng)外部事件。
• 串行端口信號：包括接收時鐘（CLKR0）、發(fā)送時鐘（CLKX0）、數(shù)據(jù)接收（DR0）、數(shù)據(jù)發(fā)送（DX0）等，用于串行數(shù)據(jù)的傳輸。
• 定時器信號：定時器時鐘（TCLK0、TCLK1），用于定時器的計數(shù)和控制。

四、規(guī)格參數(shù)

4.1 絕對最大額定值

• 電源電壓：$CV{DD}$范圍為 - 0.3 V至2.4 V，$DV{DD}$范圍為 - 0.3 V至4 V。
• 輸入輸出電壓：輸入電壓（$V{I}$）范圍為 - 1 V至4.6 V，輸出電壓（$V{O}$）范圍為 - 0.3 V至4.6 V。
• 功耗：連續(xù)功耗（最壞情況）為500 mW。
• 溫度范圍：工作溫度范圍為 - 55°C至125°C，存儲溫度范圍為 - 55°C至150°C。

4.2 推薦工作條件

• 電源電壓：$CV{DD}$為1.71 V至1.89 V，$DV{DD}$為3.14 V至3.46 V。
• 輸入輸出電流：高電平輸出電流（$I{OH}$）為4 mA，低電平輸出電流（$I{OL}$）為4 mA。
• 電容負載：每個輸出引腳的電容負載（$C_{L}$）為30 pF。

4.3 電氣特性

文檔詳細給出了各種電氣參數(shù)，如高電平輸出電壓（$V{OH}$）、低電平輸出電壓（$V{OL}$）、高阻抗電流（$I{Z}$）、輸入電流（$I{I}$）等，為電路設(shè)計提供了重要依據(jù)。

4.4 時鐘和PLL特性

• PLL輸入輸出頻率：PLL輸入頻率范圍為5 MHz至15 MHz，輸出頻率范圍為25 MHz至75 MHz。
• PLL電流和功率：PLL電流（$I{PLL}$）最大為2 mA，PLL功率（$P{PLL}$）最大為5 mW。
• PLL輸出占空比和抖動：PLL輸出占空比在45%至55%之間，輸出抖動（$PLLJ$）在400 ps以內(nèi)。

五、詳細功能描述

5.1 JTAG掃描仿真邏輯

SMx320VC33包含JTAG端口，用于CPU仿真，可與多個JTAG設(shè)備組成鏈。該JTAG端口不支持引腳邊界掃描，但可通過內(nèi)部連接的虛擬寄存器進行環(huán)回測試。此外，還包括兩個額外的引腳（EMU0和EMU1），用于全局控制多個符合TI仿真標準的處理器。

5.2 時鐘發(fā)生器

時鐘發(fā)生器由內(nèi)部振蕩器和PLL電路組成，可通過晶體諧振器或外部時鐘源提供參考時鐘。PLL電路將參考時鐘頻率乘以5倍，生成設(shè)備時鐘，允許使用比CPU頻率低的時鐘源。

5.3 PLL和時鐘振蕩器控制

時鐘模式控制引腳可解碼為四種操作模式，控制時鐘分頻比、振蕩器和PLL電源。通過XOR門選擇晶體振蕩器或外部時鐘源作為PLL的輸入，實現(xiàn)靈活的時鐘配置。

5.4 復(fù)位操作

當RESET信號有效時，CPU會嘗試安全退出正在進行的讀寫操作，地址、數(shù)據(jù)和控制引腳進入非活動或高阻抗狀態(tài)。當RESET和SHZ同時有效時，設(shè)備立即進入復(fù)位狀態(tài)，引腳保持高阻抗模式。

5.5 分頁選擇線

SMx320VC33包括四個預(yù)解碼的選擇引腳（PAGE0 - PAGE3），與STRB具有相同的時序，用于簡化與外部設(shè)備的連接，提高通信速度。

5.6 外部邏輯與READY引腳的使用

通過內(nèi)部總線控制寄存器和相關(guān)邏輯，將外部READY引腳與片上總線控制邏輯相結(jié)合，使慢速外部邏輯能夠與總線交互，同時滿足READY輸入時序要求。

5.7 啟動加載器操作

當MCBL/MP = 1時，內(nèi)部ROM解碼到0x000000至0x000FFF的地址范圍，復(fù)位后執(zhí)行內(nèi)部ROM程序。通過拉低外部中斷引腳可啟用不同的啟動選項，從不同地址或源讀取啟動數(shù)據(jù)。

六、設(shè)計要點與注意事項

6.1 電源供應(yīng)

• 為防止$CV{DD}$超過$DV{DD}$ 0.7 V以上，應(yīng)使用外部肖特基二極管。
• 對于使用相同類型LDO的系統(tǒng)，$DV{DD}$和$CV{DD}$在電源啟動時通常會相互跟蹤。若需要在電源啟動時使引腳處于高阻抗狀態(tài)，可使用SHZ引腳異步禁用所有輸出。

6.2 時鐘和PLL初始化

• 上電時，CPU時鐘分頻模式可能處于MAXSPEED、LOPOWER或IDLE2，PLL可能處于未定義模式。需要通過RESET信號清除此狀態(tài)。
• 320VC33的5× Fclkin PLL包含一個8位PLL - LOCK計數(shù)器，在初始斜坡期間PLL輸出頻率為Fclkin / 2，需要至少256個輸入時鐘才能清除該計數(shù)器。

6.3 中斷響應(yīng)

• 中斷引腳（INTx）為同步輸入，可在時鐘周期的任何時間斷言。中斷在H1的下降沿檢測，因此中斷信號必須在內(nèi)部H1的下降沿之前設(shè)置并保持，以確保正確檢測。
• 當選擇電平模式時，為使處理器僅識別一個中斷，中斷脈沖的邏輯低電平條件應(yīng)滿足至少一個H1下降沿且不超過兩個H1下降沿。

七、總結(jié)

SMx320VC33數(shù)字信號處理器以其高性能、低功耗、豐富的外設(shè)接口和靈活的控制功能，為電子工程師們提供了一個強大的解決方案。在實際設(shè)計中，工程師們需要根據(jù)具體應(yīng)用需求，合理配置處理器的各項參數(shù)，注意電源供應(yīng)、時鐘和PLL初始化、中斷響應(yīng)等設(shè)計要點，以充分發(fā)揮該處理器的優(yōu)勢。同時，對于文檔中提供的詳細規(guī)格參數(shù)和時序要求，應(yīng)嚴格遵循，確保系統(tǒng)的穩(wěn)定性和可靠性。

你在使用SMx320VC33進行設(shè)計時，是否遇到過一些特殊的問題？又是如何解決的呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。