一、PLL控制器

pll_controller.v 是一個(gè)PLL動(dòng)態(tài)重配置控制器，用于根據(jù)不同的視頻模式(mode)動(dòng)態(tài)配置Altera PLL IP的時(shí)鐘頻率參數(shù)。PLL動(dòng)態(tài)重配置控制器的RTL視圖：

該模塊的信號(hào)接口說明如下表格：

PLL控制器里面設(shè)置了一個(gè)9個(gè)狀態(tài)的狀態(tài)機(jī)，它是一個(gè)典型的順序狀態(tài)機(jī)，用于控制Altera PLL IP的讀寫流程：

每個(gè)狀態(tài)要完成的任務(wù)如下：

下面是該控制模塊的時(shí)序圖：

這個(gè)時(shí)序是符合ALTPLL_RECONFIG IP的polling模式的時(shí)序的(參考Implementing Fractional PLL Reconfiguration with Altera PLL and Altera PLL Reconfig IP Cores 文檔Figure 2)。從時(shí)序圖可以看到:

在空閑狀態(tài)(狀態(tài)0)下，當(dāng)檢測(cè)到模式改變信號(hào)時(shí)，設(shè)置輪詢模式，準(zhǔn)備進(jìn)入狀態(tài)1;

進(jìn)入狀態(tài)1設(shè)置M計(jì)數(shù)器，寫入polling mode寄存器，準(zhǔn)備進(jìn)入狀態(tài)2;

進(jìn)入狀態(tài)2設(shè)置N計(jì)數(shù)器，寫入M計(jì)數(shù)器值，準(zhǔn)備進(jìn)入狀態(tài)3;

進(jìn)入狀態(tài)3設(shè)置C計(jì)數(shù)器，寫入N計(jì)數(shù)器值，準(zhǔn)備進(jìn)入狀態(tài)4;

進(jìn)入狀態(tài)4設(shè)置帶寬，寫入C計(jì)數(shù)器值，準(zhǔn)備進(jìn)入狀態(tài)5;

進(jìn)入狀態(tài)5設(shè)置電荷泵，寫入帶寬參數(shù)，準(zhǔn)備進(jìn)入狀態(tài)6;

進(jìn)入狀態(tài)6設(shè)置啟動(dòng)重配置，寫入電荷泵參數(shù)，準(zhǔn)備進(jìn)入狀態(tài)7;

進(jìn)入狀態(tài)7，設(shè)置檢查狀態(tài)(即讀狀態(tài)寄存器)寫入重配置啟動(dòng)命令，準(zhǔn)備進(jìn)入狀態(tài)8;

進(jìn)入狀態(tài)8，讀取狀態(tài)寄存器，當(dāng)bit0為1時(shí)代表重配置完成，準(zhǔn)備返回狀態(tài)0。

另外，該控制器其中7個(gè)狀態(tài)里面都使用了write_count計(jì)數(shù)器來控制寫操作的持續(xù)時(shí)間，總共是3個(gè)周期：

第0個(gè)時(shí)鐘周期：設(shè)置拉高mgmt_write

第1個(gè)時(shí)鐘周期：mgmt_write保持高(用于總線傳輸)

第2個(gè)時(shí)鐘周期：mgmt_write拉低，準(zhǔn)備切換到下一個(gè)狀態(tài)

二、分辨率切換模塊

vpg_mode.v是模式切換模塊，用于在多個(gè)預(yù)定義的VGA分辨率模式之間循環(huán)切換。該模塊包含的頭文件vpg.h預(yù)定義了這些模式：

vpg_mode.v的RTL視圖如下：

其中切換信號(hào)(vpg_mode_change和vpg_mode)可以連接到前面的vpg.v模塊的時(shí)序參數(shù)選擇器，以改變HDMI輸出的分辨率。

該模塊設(shè)置了兩種方式去切換模式：

1.通過按鍵KEY1：按下按鈕(上升沿)切換。

2.自動(dòng)切換：在復(fù)位后的一段時(shí)間(第9個(gè)clk_en有效時(shí)鐘周期)自動(dòng)切換一次。

分辨率切換是從最高分辨率(FHD_1920x1080p60)切換到最低分辨率(VGA_640x480p60)，然后形成循環(huán)：