LTC2320 - 14：高性能八通道14位ADC的全面解析

在電子設計領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）扮演著至關(guān)重要的角色，它是模擬世界與數(shù)字世界之間的橋梁。LTC2320 - 14作為一款低噪聲、高速的八通道14位逐次逼近寄存器（SAR）ADC，以其出色的性能和廣泛的應用場景，成為眾多工程師的首選。本文將深入剖析LTC2320 - 14的特性、參數(shù)、工作模式以及應用要點，幫助工程師更好地理解和使用這款ADC。

文件下載：LTC2320-14.pdf

一、LTC2320 - 14的特性亮點

1. 高精度與高速度

LTC2320 - 14具有14位分辨率，保證無失碼，典型積分非線性誤差（INL）為±1LSB，在500kHz輸入頻率下，信噪比（SNR）可達81dB，總諧波失真（THD）低至 - 90dB。每通道吞吐量高達1.5Msps，且無延遲，非常適合高速數(shù)據(jù)采集系統(tǒng)。

2. 寬輸入范圍與高共模抑制

該ADC采用差分輸入，輸入共模范圍寬，具有8VP - P的差分輸入范圍，能有效抑制共模信號，適用于對動態(tài)范圍要求較高的應用。

3. 低功耗設計

每通道功耗僅20mW，還提供休眠（Nap）和睡眠（Sleep）模式，在非活動期間可將功耗降至26μW，進一步節(jié)省能源。

4. 靈活的參考電壓與接口

片上集成低漂移（最大20ppm/°C）的2.048V或4.096V溫度補償參考電壓，支持CMOS或LVDS的高速SPI兼容串行接口，可適應不同的數(shù)字邏輯系統(tǒng)。

二、關(guān)鍵參數(shù)詳解

1. 電氣特性

• 輸入范圍：絕對輸入范圍（AIN + 到AIN - ）為0到VDD，輸入差分電壓范圍為 - REFOUT1,2,3,4到REFOUT1,2,3,4。
• 共模抑制比（CMRR）：在500kHz輸入頻率下，CMRR可達102dB，有效抑制共模干擾。
• 線性誤差：積分線性誤差（INL）典型值為±1LSB，差分線性誤差（DNL）典型值為±0.4LSB。

2. 動態(tài)精度

• 信號 - 噪聲和失真比（SINAD）：在500kHz輸入頻率、內(nèi)部參考電壓4.096V時，典型值為80dB。
• 信噪比（SNR）：同樣條件下，典型值為81dB。
• 總諧波失真（THD）：典型值為 - 90dB。

3. 內(nèi)部參考特性

內(nèi)部參考輸出電壓在不同電源電壓下有不同值，溫度系數(shù)最大為20ppm/°C，輸出阻抗為0.25Ω。

4. 數(shù)字輸入輸出特性

支持CMOS和LVDS兩種數(shù)字接口模式，不同模式下有相應的輸入輸出電壓、電流和電容等參數(shù)要求。

5. 電源要求

可使用3.3V或5V單電源供電，不同工作模式下的電源電流和功耗有所不同。例如，在1.5Msps采樣率下，CMOS I/O模式的VDD電源電流典型值為38mA，LVDS I/O模式的OVDD電源電流典型值為34mA。

6. 時序特性

• 最大采樣頻率：1.5Msps。
• 轉(zhuǎn)換時間：450ns。
• CNV高電平時間：30ns。

三、工作模式與操作流程

1. 轉(zhuǎn)換操作

LTC2320 - 14的工作分為采集和轉(zhuǎn)換兩個階段。采集階段，采樣電容連接到模擬輸入引腳AIN + 和AIN - ，對差分模擬輸入電壓進行采樣；CNV引腳的下降沿觸發(fā)轉(zhuǎn)換階段，通過逐次逼近算法將采樣輸入與參考電壓的二進制加權(quán)分數(shù)進行比較，最終得到14位數(shù)字輸出代碼。

2. 傳輸函數(shù)

該ADC將2 ? REFOUT的滿量程電壓數(shù)字化為2^15個電平，輸出數(shù)據(jù)采用2的補碼格式。根據(jù)輸入模式的不同，傳輸函數(shù)的代碼范圍也有所不同，包括全差分、偽差分雙極性和偽差分單極性三種模式。

3. 模擬輸入

• 差分輸入：差分輸入提供了很大的靈活性，可直接處理各種模擬信號，無需配置。輸入信號可在VDD和GND之間任意變化，且能有效抑制共模信號。
• 單端信號處理：單端信號可通過偽差分方式輸入，以提高共模抑制能力。將參考信號連接到另一個AIN引腳，可利用ADC的高CMRR特性抑制噪聲。
• 不同輸入范圍配置：包括偽差分雙極性和偽差分單極性輸入范圍，可根據(jù)具體應用需求進行選擇。

4. 參考電壓

• 內(nèi)部參考：片上集成低噪聲、低漂移的溫度補償帶隙參考，內(nèi)部緩沖后在REF引腳輸出。不同電源電壓下，參考電壓分別為4.096V（VDD = 5V）和2.048V（VDD = 3.3V）。
• 外部參考：可通過外部參考電壓驅(qū)動REFOUT1,2,3,4引腳，此時需將REFBUFEN引腳接地以禁用內(nèi)部參考緩沖器。推薦使用LTC6655 - 5等外部參考源，以獲得更高的SNR。

四、應用要點與設計建議

1. 輸入驅(qū)動電路

為了確保ADC的性能，應使用低輸出阻抗的緩沖放大器來驅(qū)動模擬輸入。高阻抗源需要進行緩沖，以減少采集期間的建立時間和優(yōu)化失真性能。

2. 輸入濾波

對于噪聲較大的輸入信號，應在緩沖放大器輸入前使用低帶寬濾波器進行濾波，以減少噪聲對ADC的影響。推薦使用簡單的1 - 極RC低通濾波器。

3. 電源考慮

LTC2320 - 14需要兩個電源：3.3V至5V的電源（VDD）和數(shù)字輸入/輸出接口電源（OVDD）。OVDD的范圍為1.71V至2.63V，使用LVDS I/O時，OVDD必須設置為2.5V。電源上電順序無特殊要求，但需注意遵守絕對最大額定值中的電壓關(guān)系。

4. 時序與控制

• CNV時序：CNV引腳控制采樣和轉(zhuǎn)換過程，上升沿啟動采樣，下降沿啟動轉(zhuǎn)換和讀出過程。為了獲得最佳性能，CNV應使用低抖動信號驅(qū)動。
• SCK串行數(shù)據(jù)時鐘輸入：在SDR模式下，SCK的下降沿將轉(zhuǎn)換結(jié)果MSB首先移到SDO引腳；在DDR模式下，SCK的每個邊沿都可移位數(shù)據(jù)。不同模式下，為實現(xiàn)1.5Msps的吞吐量，所需的SCK頻率不同。
• CLKOUT串行數(shù)據(jù)時鐘輸出：CLKOUT提供與SDO輸出匹配的時鐘，用于在接收器處鎖存SDO數(shù)據(jù)。對于高吞吐量應用，使用CLKOUT可簡化接收器的時序要求；對于低吞吐量應用，可通過將CLKOUTEN引腳連接到OVDD來禁用CLKOUT。

5. 睡眠和休眠模式

• 休眠模式（Nap）：通過保持SCK信號高或低，并施加兩個CNV脈沖可進入休眠模式。休眠模式可在不犧牲后續(xù)轉(zhuǎn)換上電延遲的情況下節(jié)省功率。
• 睡眠模式（Sleep）：在休眠模式下再施加兩個CNV脈沖可進入睡眠模式。睡眠模式可大幅節(jié)省功率，但需要一定的上電延遲使參考和電源系統(tǒng)恢復正常。

6. 數(shù)字接口

LTC2320 - 14提供CMOS和LVDS兩種數(shù)字接口模式，可通過CMOS/LVDS引腳進行選擇。每個模式下都有相應的SDO和CLKOUT引腳用于數(shù)據(jù)傳輸和時鐘同步。

7. SDR/DDR模式

• SDR模式：每個SCK的負邊沿將轉(zhuǎn)換數(shù)據(jù)移出SDO引腳。
• DDR模式：SCK的每個邊沿都可移出轉(zhuǎn)換數(shù)據(jù)，所需的SCK頻率為SDR模式的一半。

8. 多數(shù)據(jù)通道

• CMOS模式：最多可使用八個SDO數(shù)據(jù)通道，使用的通道越多，所需的SCK頻率越低。當使用少于八個通道時，最大轉(zhuǎn)換頻率會受到限制。
• LVDS模式：最多可使用四個SDO通道對，同樣，使用的通道越多，所需的SCK頻率越低。

9. 電路板布局

為了獲得最佳性能，印刷電路板（PCB）的布局應盡量分離數(shù)字和模擬信號線，避免數(shù)字時鐘或信號靠近模擬信號或位于ADC下方。電源旁路電容應盡可能靠近電源引腳，使用單一的實心接地平面可降低噪聲。

五、相關(guān)產(chǎn)品推薦

除了LTC2320 - 14，還有一系列相關(guān)的ADC、DAC、參考電壓源和放大器可供選擇，以滿足不同的應用需求。例如，LTC2320 - 16/LTC2320 - 12提供更高或更低分辨率的八通道ADC；LTC2632等DAC可用于數(shù)字到模擬的轉(zhuǎn)換；LTC6655等參考電壓源可提供高精度的參考電壓；LT1818/LT1819等放大器可用于信號放大和驅(qū)動。

總之，LTC2320 - 14以其高精度、高速度、低功耗和靈活的接口等特性，在高速數(shù)據(jù)采集、通信、光網(wǎng)絡和多相電機控制等領(lǐng)域具有廣泛的應用前景。工程師在設計過程中，應根據(jù)具體需求合理選擇工作模式、參考電壓和接口方式，并注意電路板布局和電源管理等方面的問題，以充分發(fā)揮該ADC的性能優(yōu)勢。你在使用LTC2320 - 14的過程中遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。