探索LTM9008-14/LTM9007-14/LTM9006-14：高性能八通道ADC的卓越之選

在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天，我們將深入探討Linear Technology公司推出的LTM9008-14/LTM9007-14/LTM9006-14這三款14位八通道ADC，它們?cè)谛阅?、功耗和功能上都有著出色的表現(xiàn)，適用于多種應(yīng)用場(chǎng)景。

文件下載：LTM9006-14.pdf

產(chǎn)品概述

LTM9008-14/LTM9007-14/LTM9006-14是一系列8通道、同時(shí)采樣的14位A/D轉(zhuǎn)換器，專為數(shù)字化高頻、寬動(dòng)態(tài)范圍信號(hào)而設(shè)計(jì)。它們的采樣速率分別為65Msps、40Msps和25Msps，能夠滿足不同應(yīng)用對(duì)采樣速度的需求。這些ADC具有73dB的信噪比（SNR）和90dB的無雜散動(dòng)態(tài)范圍（SFDR），保證了高質(zhì)量的信號(hào)轉(zhuǎn)換。

關(guān)鍵特性

• 多通道同時(shí)采樣：8通道同時(shí)采樣功能，適用于需要同步采集多個(gè)信號(hào)的應(yīng)用，如多通道數(shù)據(jù)采集系統(tǒng)。
• 低功耗設(shè)計(jì)：每通道功耗低至88mW/59mW/46mW，有效降低了系統(tǒng)的整體功耗，減少了散熱問題。
• 串行LVDS輸出：采用串行LVDS輸出，減少了數(shù)據(jù)線路的數(shù)量，提高了數(shù)據(jù)傳輸?shù)目煽啃院退俣取?/li>
• 可選輸入范圍：輸入范圍可在1VP-P至2VP-P之間選擇，增加了設(shè)計(jì)的靈活性。
• 高帶寬S/H：具有800MHz的全功率帶寬采樣保持（S/H）電路，能夠處理高頻信號(hào)。
• 多種工作模式：支持關(guān)機(jī)和休眠模式，方便在不同工作場(chǎng)景下節(jié)省功耗。
• SPI配置接口：通過串行SPI端口進(jìn)行配置，方便用戶對(duì)ADC的各種參數(shù)進(jìn)行設(shè)置。
• 內(nèi)部旁路電容：內(nèi)部集成了旁路電容，無需外部組件，簡(jiǎn)化了電路設(shè)計(jì)。
• 小型封裝：采用140引腳（11.25mm × 9mm）BGA封裝，節(jié)省了電路板空間。

應(yīng)用領(lǐng)域

這些ADC適用于多種應(yīng)用場(chǎng)景，包括但不限于：

• 通信領(lǐng)域：如蜂窩基站、軟件定義無線電等，用于處理高頻信號(hào)的數(shù)字化。
• 醫(yī)療成像：便攜式醫(yī)療成像設(shè)備中，需要高精度的信號(hào)采集和處理。
• 多通道數(shù)據(jù)采集：工業(yè)自動(dòng)化、測(cè)試測(cè)量等領(lǐng)域，對(duì)多個(gè)信號(hào)進(jìn)行同步采集。
• 無損檢測(cè)：檢測(cè)材料內(nèi)部缺陷時(shí)，需要高分辨率的信號(hào)采集。

技術(shù)參數(shù)詳解

轉(zhuǎn)換器特性

動(dòng)態(tài)精度

內(nèi)部參考特性

數(shù)字輸入輸出

• 編碼輸入（ENC+，ENC–）：支持差分和單端編碼模式，輸入電壓范圍和電阻等參數(shù)在不同模式下有所不同。
• 數(shù)字輸入（CS，SDI，SCK等）：具有特定的高低電平輸入電壓和輸入電流要求。
• SDO輸出：在串行編程模式下為開漏輸出，需要外部上拉電阻。
• 數(shù)字?jǐn)?shù)據(jù)輸出：差分輸出電壓和共模輸出電壓在不同負(fù)載和模式下有相應(yīng)的規(guī)格。

電源要求

時(shí)序特性

• 采樣頻率：LTM9008-14為5 ~ 65MHz，LTM9007-14為5 ~ 40MHz，LTM9006-14為5 ~ 25MHz。
• 編碼信號(hào)的高低時(shí)間：在不同模式下有相應(yīng)的要求。
• 數(shù)據(jù)輸出的時(shí)序參數(shù)：如串行數(shù)據(jù)位周期、幀延遲、數(shù)據(jù)延遲等。

應(yīng)用信息

轉(zhuǎn)換器操作

這些ADC由單1.8V電源供電，模擬輸入應(yīng)采用差分驅(qū)動(dòng)方式。編碼輸入可以選擇差分或單端驅(qū)動(dòng)，以平衡抖動(dòng)性能和功耗。數(shù)字輸出采用串行LVDS信號(hào)，每個(gè)通道可以選擇2位/次（2通道模式）或1位/次（1通道模式）輸出。通過串行SPI端口對(duì)模式控制寄存器進(jìn)行編程，可以選擇多種附加功能。

模擬輸入

模擬輸入是差分CMOS采樣保持電路，輸入應(yīng)圍繞由相應(yīng)VCM輸出引腳設(shè)置的共模電壓進(jìn)行差分驅(qū)動(dòng)，通常為VDD/2。對(duì)于2V輸入范圍，輸入應(yīng)在VCM - 0.5V至VCM + 0.5V之間擺動(dòng)，且輸入之間應(yīng)有180°的相位差。

輸入驅(qū)動(dòng)電路

• 輸入濾波：在模擬輸入處應(yīng)盡可能設(shè)置RC低通濾波器，以隔離驅(qū)動(dòng)電路與A/D采樣保持開關(guān)，并限制驅(qū)動(dòng)電路的寬帶噪聲。
• 變壓器耦合電路：在較高輸入頻率下，采用帶中心抽頭次級(jí)的RF變壓器驅(qū)動(dòng)模擬輸入，中心抽頭用VCM偏置，可獲得更好的平衡和更低的A/D失真。
• 放大器電路：高速差分放大器可用于驅(qū)動(dòng)模擬輸入，輸出采用交流耦合至A/D，以優(yōu)化放大器的輸出共模電壓，減少失真。在非常高的頻率下，RF增益塊通常比差分放大器具有更低的失真。

參考

ADC具有內(nèi)部1.25V電壓參考。通過將SENSE引腳連接到VDD或地，可以選擇不同的輸入范圍。也可以通過向SENSE引腳施加0.625V至1.30V的外部參考電壓來調(diào)整輸入范圍，輸入范圍將為1.6VSENSE。

編碼輸入

編碼輸入的信號(hào)質(zhì)量對(duì)A/D噪聲性能有很大影響，應(yīng)將其視為模擬信號(hào)，避免在電路板上與數(shù)字走線相鄰。編碼輸入有差分編碼模式和單端編碼模式兩種工作模式。差分編碼模式適用于正弦波、PECL或LVDS編碼輸入，單端編碼模式適用于CMOS編碼輸入。

時(shí)鐘PLL和占空比穩(wěn)定器

編碼時(shí)鐘通過內(nèi)部鎖相環(huán)（PLL）進(jìn)行倍頻，以生成串行數(shù)字輸出數(shù)據(jù)。如果編碼信號(hào)改變頻率或關(guān)閉，PLL需要25μs來鎖定輸入時(shí)鐘。時(shí)鐘占空比穩(wěn)定器電路允許施加的編碼信號(hào)的占空比在30%至70%之間變化。在串行編程模式下可以禁用占空比穩(wěn)定器，但不建議這樣做；在并行編程模式下，占空比穩(wěn)定器始終啟用。

數(shù)字輸出

數(shù)字輸出是串行LVDS信號(hào)，每個(gè)通道可以選擇2位/次（2通道模式）或1位/次（1通道模式）輸出。數(shù)據(jù)可以采用16、14或12位序列化方式。輸出數(shù)據(jù)應(yīng)在數(shù)據(jù)時(shí)鐘輸出（DCO）的上升和下降沿進(jìn)行鎖存，數(shù)據(jù)幀輸出（FR）可用于確定新轉(zhuǎn)換結(jié)果數(shù)據(jù)的開始。最大串行數(shù)據(jù)速率為1Gbps，ADC的最大采樣速率取決于序列化模式和ADC的速度等級(jí)。

可編程LVDS輸出電流

默認(rèn)輸出驅(qū)動(dòng)電流為3.5mA，可以通過串行編程模式中的控制寄存器A2進(jìn)行調(diào)整，可選電流水平包括1.75mA、2.1mA、2.5mA、3mA、3.5mA、4mA和4.5mA。在并行編程模式下，SCK引腳可以選擇3.5mA或1.75mA。

可選LVDS驅(qū)動(dòng)內(nèi)部終端

在大多數(shù)情況下，僅使用外部100Ω終端電阻即可獲得出色的LVDS信號(hào)完整性。此外，可以通過串行編程模式控制寄存器A2啟用可選的內(nèi)部100Ω終端電阻，以吸收接收器處不完善終端引起的反射。當(dāng)啟用內(nèi)部終端時(shí)，輸出驅(qū)動(dòng)電流將加倍以保持相同的輸出電壓擺幅。內(nèi)部終端僅適用于1.75mA、2.1mA或2.5mA的LVDS輸出電流模式。

數(shù)據(jù)格式

默認(rèn)輸出數(shù)據(jù)格式為偏移二進(jìn)制格式，可以通過串行編程模式控制寄存器A1選擇2的補(bǔ)碼格式。

數(shù)字輸出隨機(jī)化

通過對(duì)數(shù)字輸出進(jìn)行隨機(jī)化處理，可以減少A/D數(shù)字輸出的干擾。隨機(jī)化通過對(duì)LSB和所有其他數(shù)據(jù)輸出位進(jìn)行異或邏輯運(yùn)算實(shí)現(xiàn)，解碼時(shí)進(jìn)行反向操作。輸出隨機(jī)化通過串行編程模式控制寄存器A1啟用。

數(shù)字輸出測(cè)試模式

為了允許對(duì)A/D數(shù)字接口進(jìn)行在線測(cè)試，有一個(gè)測(cè)試模式可以強(qiáng)制所有通道的A/D數(shù)據(jù)輸出（D13 - D0）為已知值。數(shù)字輸出測(cè)試模式通過串行編程模式控制寄存器A3和A4啟用。

輸出禁用

可以通過串行編程模式控制寄存器A2禁用數(shù)字輸出，以節(jié)省功率或進(jìn)行在線測(cè)試。禁用時(shí)，每個(gè)輸出對(duì)的共模變?yōu)楦咦杩?，但差分阻抗可能保持較低。

睡眠和休眠模式

ADC可以進(jìn)入睡眠或休眠模式以節(jié)省功率。睡眠模式下，整個(gè)設(shè)備斷電，功耗為2mW，通過模式控制寄存器A1（串行編程模式）或SDI（并行編程模式）啟用，從睡眠模式恢復(fù)需要約2ms。休眠模式下，可以對(duì)任意組合的A/D通道進(jìn)行斷電，同時(shí)內(nèi)部參考電路和PLL保持活躍，恢復(fù)時(shí)間至少需要100個(gè)時(shí)鐘周期。如果應(yīng)用需要非常精確的DC穩(wěn)定，則應(yīng)額外允許50μs時(shí)間，以使片上參考從A/D離開休眠模式時(shí)電源電流變化引起的輕微溫度變化中穩(wěn)定下來。休眠模式通過串行編程模式中的模式控制寄存器A1啟用。

設(shè)備編程模式

• 并行編程模式：將PAR/SER引腳連接到VDD，CS、SCK、SDI和SDO引腳作為二進(jìn)制邏輯輸入，用于設(shè)置某些操作模式。
• 串行編程模式：將PAR/SER引腳連接到地，CS、SCK、SDI和SDO引腳成為串行接口，用于對(duì)A/D模式控制寄存器進(jìn)行編程。數(shù)據(jù)通過16位串行字寫入寄存器，也可以從寄存器讀回?cái)?shù)據(jù)以驗(yàn)證其內(nèi)容。

接地和旁路

ADC需要一個(gè)干凈、完整的接地平面的印刷電路板，建議使用具有內(nèi)部接地平面的多層板。布局時(shí)應(yīng)盡量分離數(shù)字和模擬信號(hào)線，避免數(shù)字走線與模擬信號(hào)線相鄰或在ADC下方。內(nèi)部集成了旁路電容，額外的電容是可選的。

熱傳遞

ADC產(chǎn)生的大部分熱量通過封裝底部傳遞到印刷電路板上，接地引腳應(yīng)通過多個(gè)過孔連接到內(nèi)部接地平面。

典型應(yīng)用

文檔中給出了多個(gè)典型應(yīng)用電路，包括單端到差分轉(zhuǎn)換電路、使用LTC6409和50MHz低通濾波器的電路等，為實(shí)際應(yīng)用提供了參考。

相關(guān)部件

文檔還列出了一些相關(guān)部件，如其他型號(hào)的ADC、放大器/濾波器和信號(hào)鏈接收器等，方便用戶根據(jù)具體需求進(jìn)行選擇和搭配。

總結(jié)

LTM9008-14/LTM9007-14/LTM9006-14這三款A(yù)DC在性能、功耗和功能上都具有出色的表現(xiàn)，適用于多種應(yīng)用場(chǎng)景。通過深入了解其技術(shù)參數(shù)和應(yīng)用信息，電子工程師可以更好地利用這些ADC進(jìn)行設(shè)計(jì)，實(shí)現(xiàn)高性能的信號(hào)采集和處理系統(tǒng)。在實(shí)際應(yīng)用中，還需要根據(jù)具體需求進(jìn)行合理的電路設(shè)計(jì)和參數(shù)配置，以充分發(fā)揮這些ADC的優(yōu)勢(shì)。大家在使用過程中遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享交流。