高性能AD9172：16位、12.6 GSPS RF DAC的深度剖析

在無(wú)線通信和測(cè)試測(cè)量等領(lǐng)域，高性能數(shù)模轉(zhuǎn)換器（DAC）一直是推動(dòng)技術(shù)發(fā)展的關(guān)鍵因素。今天我們要深入探討的AD9172，就是一款具有卓越性能的雙路、16位、12.6 GSPS RF DAC，它為各種應(yīng)用帶來(lái)了全新的可能性。

文件下載：AD9172BBPZ.pdf

核心特性：專(zhuān)為多頻段應(yīng)用打造

多頻段支持與靈活輸入

AD9172支持多頻段無(wú)線應(yīng)用，每個(gè)RF DAC配備3個(gè)可旁路的復(fù)數(shù)數(shù)據(jù)輸入通道，每個(gè)輸入通道的最大復(fù)數(shù)輸入數(shù)據(jù)速率可達(dá)1.54 GSPS，并且每個(gè)輸入通道都有1個(gè)獨(dú)立的數(shù)控振蕩器（NCO）。這種設(shè)計(jì)使得它在多頻段頻率規(guī)劃方面具有極高的靈活性，能夠輕松應(yīng)對(duì)復(fù)雜的信號(hào)處理需求。

低雜散與失真設(shè)計(jì)

在性能方面，AD9172采用了專(zhuān)有的低雜散和失真設(shè)計(jì)。在1.8 GHz、?7 dBFS/音的RF輸出條件下，其雙音互調(diào)失真（IMD）低至?83 dBc，無(wú)雜散動(dòng)態(tài)范圍（SFDR）小于?80 dBc。這意味著它能夠提供高純度的信號(hào)輸出，有效減少雜散信號(hào)對(duì)系統(tǒng)的干擾，提高系統(tǒng)的整體性能。

高速接口與多樣模式支持

它具備靈活的8通道、15.4 Gbps JESD204B接口，支持單頻段和多頻段用例。同時(shí)，還支持12位高密度模式，以提高數(shù)據(jù)吞吐量。此外，該器件支持多個(gè)芯片同步和JESD204B子類(lèi)1，能夠滿足不同系統(tǒng)架構(gòu)的要求。

可配置插值濾波器與頻率合成

AD9172提供了可選擇的插值濾波器，支持1×、2×、3×、4×、6×和8×的可配置數(shù)據(jù)通道插值，以及1×、2×、4×、6×、8×和12×的可配置最終插值。其最終的48位NCO以DAC速率運(yùn)行，可支持高達(dá)6 GHz的頻率合成，為系統(tǒng)提供了強(qiáng)大的頻率調(diào)整能力。

節(jié)能與保護(hù)功能

傳輸使能功能不僅能實(shí)現(xiàn)額外的節(jié)能效果，還能保護(hù)下游電路。高性能、低噪聲的PLL時(shí)鐘乘法器和支持12.6 GSPS的DAC更新速率，確保了器件在高速運(yùn)行時(shí)的穩(wěn)定性和可靠性。此外，觀察ADC時(shí)鐘驅(qū)動(dòng)器具有可選的分頻比，進(jìn)一步提高了系統(tǒng)的時(shí)鐘管理靈活性。

應(yīng)用領(lǐng)域：廣泛覆蓋多種場(chǎng)景

無(wú)線通信基礎(chǔ)設(shè)施

在無(wú)線通信基礎(chǔ)設(shè)施中，如多頻段基站無(wú)線電，AD9172能夠提供高帶寬、低失真的信號(hào)輸出，滿足基站對(duì)多頻段支持和高數(shù)據(jù)速率的需求，提高通信質(zhì)量和覆蓋范圍。

微波/E頻段回程系統(tǒng)

對(duì)于微波/E頻段回程系統(tǒng)，其高速數(shù)據(jù)處理能力和低雜散特性有助于實(shí)現(xiàn)高效、穩(wěn)定的信號(hào)傳輸，減少信號(hào)干擾和失真，提高系統(tǒng)的可靠性和傳輸效率。

儀器儀表與自動(dòng)測(cè)試設(shè)備（ATE）

在儀器儀表和自動(dòng)測(cè)試設(shè)備領(lǐng)域，AD9172的高精度和高速度能夠滿足測(cè)試設(shè)備對(duì)精確信號(hào)生成和測(cè)量的要求，為測(cè)試和驗(yàn)證提供可靠的支持。

雷達(dá)與干擾器

在雷達(dá)和干擾器應(yīng)用中，其快速響應(yīng)和高頻率合成能力使其能夠快速生成和調(diào)整信號(hào)，滿足雷達(dá)對(duì)目標(biāo)探測(cè)和干擾的需求，提高系統(tǒng)的作戰(zhàn)效能。

技術(shù)規(guī)格：全方位性能展示

直流規(guī)格

AD9172的分辨率為16位，積分非線性（INL）和微分非線性（DNL）均為±7 LSB，保證了信號(hào)轉(zhuǎn)換的精度。模擬輸出方面，增益誤差（使用內(nèi)部ISET參考）為±15%，滿量程輸出電流在不同條件下有明確的范圍。此外，器件的各種電源電壓規(guī)格也都有詳細(xì)規(guī)定，確保了器件在不同電源環(huán)境下的穩(wěn)定運(yùn)行。

數(shù)字規(guī)格

DAC更新速率方面，其最小值為2.91 GSPS，最大值在不同模式和配置下有所不同，最高可達(dá)12.6 GSPS。DAC鎖相環(huán)（PLL）電壓控制振蕩器（VCO）具有不同的頻率范圍，可根據(jù)需要進(jìn)行選擇。同時(shí)，器件的各個(gè)輸入和輸出時(shí)鐘頻率范圍也有明確的規(guī)定，為系統(tǒng)設(shè)計(jì)提供了清晰的參考。

電源規(guī)格

在不同的工作模式下，AD9172的電源消耗有所差異。例如，在雙鏈路模式下，不同的DAC速率、PLL參考時(shí)鐘和插值倍數(shù)會(huì)導(dǎo)致不同的電源消耗。了解這些電源規(guī)格有助于工程師在設(shè)計(jì)系統(tǒng)時(shí)合理規(guī)劃電源供應(yīng)，確保系統(tǒng)的穩(wěn)定性和能效。

串行端口和CMOS引腳規(guī)格

在串行端口和CMOS引腳方面，規(guī)定了寫(xiě)入和讀取操作的時(shí)鐘速率、時(shí)序要求以及輸入輸出的電壓、電流等參數(shù)。這些規(guī)格對(duì)于與其他器件的接口設(shè)計(jì)和通信至關(guān)重要，確保了數(shù)據(jù)的準(zhǔn)確傳輸。

數(shù)字輸入數(shù)據(jù)時(shí)序規(guī)格

數(shù)字輸入數(shù)據(jù)的延遲時(shí)間與通道插值因子和主數(shù)據(jù)路徑插值因子有關(guān)，在不同的JESD204B模式下有不同的延遲值。同時(shí)，還規(guī)定了確定性延遲和SYSREF±到LMFC的延遲，為系統(tǒng)的時(shí)序設(shè)計(jì)提供了準(zhǔn)確的參考。

JESD204B接口規(guī)格

JESD204B串行接口速率范圍為3 - 15.4 Gbps，其數(shù)據(jù)輸入和輸出的電氣特性，如輸入漏電流、單位間隔、共模電壓、差分電壓和差分阻抗等都有詳細(xì)規(guī)定。此外，SYSREF±輸入和輸出的電氣特性也確保了接口的穩(wěn)定性和兼容性。

輸入數(shù)據(jù)速率和信號(hào)帶寬規(guī)格

每個(gè)輸入通道的輸入數(shù)據(jù)速率在不同模式和配置下有所不同，復(fù)數(shù)信號(hào)帶寬與輸入數(shù)據(jù)速率相關(guān)。同時(shí)，規(guī)定了最大NCO時(shí)鐘速率、最大NCO移位頻率范圍和最大頻率間隔，為信號(hào)處理和頻率規(guī)劃提供了依據(jù)。

交流規(guī)格

在交流性能方面，AD9172的無(wú)雜散動(dòng)態(tài)范圍（SFDR）、鄰道泄漏比（ACLR）、三階互調(diào)失真（IMD）和噪聲頻譜密度（NSD）等參數(shù)在不同的測(cè)試條件下都有明確的指標(biāo)。這些指標(biāo)反映了器件在高頻信號(hào)處理方面的能力和性能穩(wěn)定性。

總結(jié)：AD9172的價(jià)值與展望

AD9172憑借其卓越的性能、靈活的配置和廣泛的應(yīng)用領(lǐng)域，為電子工程師在設(shè)計(jì)高性能無(wú)線通信和測(cè)試測(cè)量系統(tǒng)時(shí)提供了一個(gè)強(qiáng)大而可靠的選擇。它的低雜散、高速度和多種模式支持，使得系統(tǒng)能夠在復(fù)雜的信號(hào)環(huán)境中實(shí)現(xiàn)高效、穩(wěn)定的運(yùn)行。

然而，在實(shí)際應(yīng)用中，我們也需要根據(jù)具體的系統(tǒng)需求和設(shè)計(jì)要求，合理選擇器件的配置和工作模式，以充分發(fā)揮其性能優(yōu)勢(shì)。同時(shí)，隨著無(wú)線通信技術(shù)的不斷發(fā)展和應(yīng)用需求的不斷提高，我們也期待AD9172能夠不斷進(jìn)行技術(shù)升級(jí)和創(chuàng)新，為未來(lái)的電子系統(tǒng)帶來(lái)更多的可能性。

你在使用類(lèi)似高性能DAC時(shí)，是否也遇到過(guò)一些挑戰(zhàn)？又是如何解決的呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。