AD7265：高性能12位SAR ADC的深度解析

在電子設計領域，模數轉換器（ADC）的性能直接影響著整個系統(tǒng)的精度和效率。AD7265作為一款由Analog Devices推出的雙路12位、高速、低功耗逐次逼近型ADC，憑借其卓越的性能和靈活的配置，在眾多應用場景中展現出強大的競爭力。本文將對AD7265進行全面深入的剖析，為電子工程師在設計中提供有價值的參考。

文件下載：AD7265.pdf

1. 核心特性亮點

1.1 高性能指標

AD7265具備雙12位、3通道ADC，吞吐量高達1 MSPS，能滿足高速數據采集的需求。其工作電壓范圍為2.7 V至5.25 V，在不同電源電壓下展現出不同的功耗特性：3 V供電時，1 MSPS吞吐量下功耗僅7 mW；5 V供電時，1 MSPS吞吐量下功耗為17 mW。這種低功耗設計使得AD7265在對功耗敏感的應用中表現出色。

1.2 靈活的輸入配置

該ADC的模擬輸入可通過引腳進行靈活配置，支持12通道單端輸入、6通道全差分輸入和6通道偽差分輸入。在50 kHz輸入頻率下，SINAD可達70 dB，保證了信號轉換的高質量。此外，片上集成了精確的2.5 V參考電壓，在25°C時最大誤差為±0.2%，溫度系數最大為20 ppm/°C，為精確測量提供了可靠的基準。

1.3 高速串行接口

AD7265采用高速串行接口，與SPI?、QSPI?、MICROWIRE?和DSP兼容，方便與各種微處理器或DSP進行連接。其工作溫度范圍為 -40°C至 +125°C，適應惡劣的工作環(huán)境。同時，具備關機模式，最大電流僅1 μA，進一步降低了功耗。

2. 工作原理與結構

2.1 電路組成

AD7265內部包含兩個片上差分跟蹤保持放大器、兩個逐次逼近型ADC和一個帶有兩個獨立數據輸出引腳的串行接口。串行時鐘輸入不僅用于訪問數據，還為每個逐次逼近型ADC提供時鐘源。模擬輸入范圍可選擇0 V至 (V{REF}) 或0 V至 (2 × V{REF}) ，并可配置為單端或差分輸入。

2.2 轉換過程

ADC的轉換過程基于兩個電容DAC。在采集階段，采樣電容陣列獲取輸入的差分信號；轉換開始時，控制邏輯和電荷再分配DAC通過對采樣電容陣列進行電荷的加減操作，使比較器重新平衡，從而完成轉換并生成輸出代碼。需要注意的是，驅動 (V{IN}) +和 (V{IN}) -引腳的源輸出阻抗必須匹配，否則會導致輸入信號的建立時間不同，產生誤差。

3. 模擬輸入模式

3.1 單端模式

AD7265可提供12個單端模擬輸入通道。對于高阻抗信號源，建議在輸入前對信號進行緩沖。模擬輸入范圍可編程為0至 (V{REF}) 或0至 (2 × V{REF}) 。若采樣的模擬輸入信號為雙極性，可利用ADC的內部參考電壓對信號進行外部偏置，使其符合ADC的輸入要求。

3.2 差分模式

該模式下，AD7265具有6個差分模擬輸入對。差分信號具有抗共模噪聲和改善失真性能的優(yōu)勢。差分信號的幅度為 (V{IN}) +和 (V{IN}) -引腳信號的差值，共模電壓為兩者的平均值。在進行差分輸入時，需要同時驅動 (V{IN}) +和 (V{IN}) -引腳，使其輸入兩個幅度為 (V{REF}) （或 (2 × V{REF}) ）且相位相差180°的信號。共模電壓需外部設置，其范圍隨 (V_{REF}) 的變化而變化。

3.3 偽差分模式

AD7265支持6個偽差分對。在這種模式下， (V{IN}) +連接到信號源， (V{IN}) -引腳施加直流輸入電壓，為 (V_{IN}) +輸入提供偏移。偽差分輸入的優(yōu)點是將模擬輸入信號地與ADC的地分離，可消除直流共模電壓。

4. 工作模式與電源管理

4.1 正常模式

適用于對吞吐量要求較高的應用。在該模式下，AD7265始終保持全功率運行，無需考慮上電時間。轉換在 (overline{CS}) 信號的下降沿啟動，完成一次轉換并獲取結果需要14個串行時鐘周期。

4.2 部分掉電模式

適用于對吞吐量要求較低的應用。在轉換過程中，在第二個SCLK下降沿之后且第十個SCLK下降沿之前將 (overline{CS}) 信號拉高，ADC進入部分掉電模式，此時除片上參考和參考緩沖器外，所有模擬電路均斷電。退出該模式時，需進行一次虛擬轉換，約1 μs后設備完全上電，后續(xù)轉換可得到有效數據。

4.3 完全掉電模式

適用于吞吐量要求更低的應用。進入該模式需在兩個連續(xù)的轉換周期中，在第二個SCLK下降沿之后且第十個SCLK下降沿之前將 (overline{CS}) 信號拉高。退出時同樣進行虛擬轉換，從完全掉電模式上電約需1.5 ms。

5. 串行接口與微處理器連接

5.1 串行接口

AD7265的串行接口通過串行時鐘控制數據傳輸和轉換過程。 (overline{CS}) 信號的下降沿啟動數據傳輸和轉換，轉換至少需要14個SCLK周期。若使用16個SCLK傳輸，數據后會出現兩個尾隨零。通過控制 (overline{CS}) 信號的高低電平，可以在一個數據線上讀取兩個ADC的轉換結果。

5.2 微處理器連接

AD7265的串行接口可直接與多種微處理器連接。例如，與ADSP - 2181、ADSP - BF531、TMS320C541和DSP563xx等常見的微控制器和DSP接口時，只需進行相應的寄存器設置，無需額外的邏輯電路。通過合理設置寄存器，可以實現數據的準確傳輸和功率管理。

6. 應用提示

6.1 接地與布局

為減少模擬和數字部分之間的耦合，AD7265的模擬和數字電源獨立且引腳分開。PCB設計應將模擬和數字部分分開，并使用獨立的接地平面。所有AGND引腳應連接到AGND平面，數字和模擬接地平面應在一點連接。同時，應避免數字線路在器件下方布線，時鐘信號應進行屏蔽，避免靠近模擬輸入。

6.2 PCB設計指南

對于LFCSP封裝，PCB焊盤應比封裝焊盤略大，以確保焊點尺寸最大化。底部的散熱焊盤應至少與封裝的暴露焊盤大小相同，并通過熱過孔連接到AGND，以提高散熱性能。

6.3 性能評估

通過評估板可以對AD7265的交流和直流性能進行評估。評估板配備了軟件，可進行快速傅里葉變換（FFT）和代碼直方圖等測試，方便工程師了解ADC的性能。

7. 總結

AD7265憑借其高性能、低功耗、靈活的輸入配置和豐富的工作模式，為電子工程師在數據采集和處理領域提供了一個優(yōu)秀的選擇。在實際設計中，工程師需要根據具體的應用需求，合理選擇輸入模式、工作模式和電源管理策略，同時注意PCB的設計和布局，以充分發(fā)揮AD7265的性能優(yōu)勢。你在使用AD7265或其他類似ADC時遇到過哪些問題呢？歡迎在評論區(qū)分享你的經驗和見解。