AD7764：高性能24位Sigma - Delta ADC的技術(shù)剖析與應(yīng)用指南

在電子工程師的日常設(shè)計(jì)工作中，模數(shù)轉(zhuǎn)換器（ADC）是非常關(guān)鍵的器件，它直接影響著數(shù)據(jù)采集系統(tǒng)的性能。今天，我們就來深入探討一款高性能的24位Sigma - Delta ADC——AD7764。

文件下載：AD7764.pdf

1. AD7764概述

AD7764是一款高性能的24位Sigma - Delta ADC，它結(jié)合了寬輸入帶寬、高速和高動(dòng)態(tài)范圍等優(yōu)點(diǎn)。在312.5 kHz的輸出數(shù)據(jù)速率下，其動(dòng)態(tài)范圍可達(dá)109 dB，同時(shí)具備出色的直流規(guī)格，非常適合需要高速采集交流信號(hào)且對(duì)直流數(shù)據(jù)也有要求的應(yīng)用場景。

2. 關(guān)鍵特性

2.1 高性能轉(zhuǎn)換能力

• 寬輸入帶寬與高動(dòng)態(tài)范圍：AD7764擁有寬輸入帶寬，在不同的輸出數(shù)據(jù)速率下能提供出色的動(dòng)態(tài)范圍。例如，在78.125 kHz輸出數(shù)據(jù)速率時(shí)，動(dòng)態(tài)范圍可達(dá)115 dB；在312.5 kHz輸出數(shù)據(jù)速率時(shí)，也能達(dá)到109 dB。其最大完全濾波輸出字速率為312.5 kHz，還支持64×、128×和256×的引腳可選過采樣率。
• 低功耗模式：該模式在不降低可用輸入帶寬的情況下，能顯著降低功耗，這對(duì)于對(duì)功耗敏感的應(yīng)用來說非常重要。

2.2 豐富的內(nèi)部資源

• 全差分調(diào)制器輸入：采用全差分調(diào)制器輸入，可有效抑制共模噪聲。
• 片上差分放大器和參考緩沖器：片上差分放大器用于信號(hào)緩沖，參考緩沖器則為系統(tǒng)提供穩(wěn)定的參考電壓。
• 全帶低通FIR濾波器：片上的全帶低通有限脈沖響應(yīng)（FIR）濾波器，能在奈奎斯特頻率處實(shí)現(xiàn)全阻帶衰減，可有效防止高于奈奎斯特頻率的信號(hào)混疊回輸入信號(hào)帶寬內(nèi)。

2.3 實(shí)用的功能特性

• 過范圍警報(bào)引腳：當(dāng)輸入信號(hào)超出可接受范圍時(shí)，過范圍警報(bào)引腳會(huì)發(fā)出邏輯高電平信號(hào)，方便工程師及時(shí)了解信號(hào)狀態(tài)。
• 數(shù)字增益校正寄存器：可對(duì)增益進(jìn)行校正，提高數(shù)據(jù)采集的準(zhǔn)確性。
• 多設(shè)備同步與菊花鏈功能：通過SYNC引腳可實(shí)現(xiàn)多個(gè)設(shè)備的同步，還支持菊花鏈連接，方便構(gòu)建大規(guī)模的數(shù)據(jù)采集系統(tǒng)。

3. 詳細(xì)規(guī)格參數(shù)

3.1 動(dòng)態(tài)性能

在不同的測試條件下，如輸入幅度、頻率等，AD7764展現(xiàn)出了優(yōu)秀的動(dòng)態(tài)性能指標(biāo)。例如，在輸入幅度為 - 0.5 dB時(shí)，總諧波失真（THD）可低至 - 105 dB；在特定的輸入頻率下，互調(diào)失真（IMD）的二階和三階項(xiàng)也有良好的表現(xiàn)。

3.2 直流精度

分辨率保證單調(diào)至24位，在正常功率模式下，積分非線性為0.0036 %；在低功率模式下，可低至0.0014 %。零誤差和增益誤差等指標(biāo)也都在合理范圍內(nèi)，且誤差漂移較小。

3.3 數(shù)字濾波器特性

通帶紋波為0.1 dB， - 1 dB和 - 3 dB帶寬與輸出數(shù)據(jù)速率相關(guān)。在64×和128×抽取模式下，阻帶衰減可達(dá) - 120 dB；在256×抽取模式下，為 - 115 dB。

3.4 模擬輸入與參考輸入輸出

• 模擬輸入：差分輸入電壓范圍為 ±3.2768 V p - p，在片上差分放大器輸入端和調(diào)制器輸入端的輸入電容分別為5 pF和29 pF。
• 參考輸入輸出：VREF + 輸入電壓為4.096 V，輸入直流泄漏電流為 ±1 μA，輸入電容為5 pF。

3.5 數(shù)字輸入輸出與功耗

• 數(shù)字輸入輸出：MCLK輸入幅度范圍為2.25 - 5.25 V，輸入電容為7.3 pF，輸入泄漏電流為 ±1 μA/pin。
• 功耗：正常功率模式下，MCLK = 40 MHz且抽取率為64×?xí)r，功耗為300 - 371 mW；低功率模式下，相同條件下功耗為160 - 215 mW；掉電模式下，功耗僅為1 mW。

4. 引腳配置與功能

AD7764采用28引腳的TSSOP封裝，各引腳功能明確。例如：

• 模擬輸入輸出引腳：VINA - 和VINA + 為差分放大器的輸入引腳，VoUTA + 和VoUTA - 為差分放大器的輸出引腳；VIN - 和VIN + 為調(diào)制器的輸入引腳。
• 時(shí)鐘與控制引腳：MCLK為時(shí)鐘輸入引腳，SCO為串行時(shí)鐘輸出引腳，F(xiàn)SI和FSO分別為幀同步輸入和輸出引腳，SYNC用于多設(shè)備同步，RESET/PWRDWN用于復(fù)位和掉電控制。
• 電源引腳：AVDD1、AVDD2、AVDD3、AVDD4和DVDD為不同模塊提供電源，各電源引腳都需進(jìn)行適當(dāng)?shù)娜ヱ钐幚怼?/li>

5. 典型性能特性

文檔中給出了多種典型性能特性圖，包括不同功率模式、不同抽取率下的FFT圖，以及電流消耗與MCLK頻率的關(guān)系圖等。通過這些圖，我們可以直觀地了解AD7764在不同條件下的性能表現(xiàn)。例如，從FFT圖中可以分析出信號(hào)的頻譜特性，從電流消耗圖中可以了解到功耗與時(shí)鐘頻率的關(guān)系，這對(duì)于優(yōu)化設(shè)計(jì)和選擇合適的工作參數(shù)非常有幫助。

6. 應(yīng)用領(lǐng)域

AD7764適用于多種應(yīng)用場景，如數(shù)據(jù)采集系統(tǒng)、振動(dòng)分析和儀器儀表等。在數(shù)據(jù)采集系統(tǒng)中，其高性能的轉(zhuǎn)換能力和豐富的功能特性可以確保準(zhǔn)確、高效地采集數(shù)據(jù)；在振動(dòng)分析中，寬輸入帶寬和高動(dòng)態(tài)范圍能夠捕捉到微小的振動(dòng)信號(hào)；在儀器儀表領(lǐng)域，高精度的直流和動(dòng)態(tài)性能可以滿足儀器對(duì)數(shù)據(jù)準(zhǔn)確性的要求。

7. 設(shè)計(jì)注意事項(xiàng)

7.1 時(shí)鐘抖動(dòng)要求

MCLK的抖動(dòng)會(huì)影響AD7764的性能，因此需要為MCLK提供低抖動(dòng)的數(shù)字時(shí)鐘。在設(shè)計(jì)時(shí)鐘電路時(shí)，要考慮時(shí)鐘源的穩(wěn)定性和抖動(dòng)特性。

7.2 去耦和布局

合理的去耦和布局對(duì)于保證AD7764的性能至關(guān)重要。每個(gè)電源引腳都需要進(jìn)行適當(dāng)?shù)娜ヱ钐幚恚缡褂?00 nF的電容。在PCB布局時(shí)，要注意模擬和數(shù)字信號(hào)的分離，減少干擾。

7.3 偏置電阻選擇

RBIAS引腳用于設(shè)置偏置電流，需要將其與接地平面進(jìn)行去耦。正確選擇偏置電阻可以確保電路的穩(wěn)定性和性能。

8. 總結(jié)

AD7764以其高性能的轉(zhuǎn)換能力、豐富的功能特性和良好的穩(wěn)定性，成為電子工程師在設(shè)計(jì)數(shù)據(jù)采集系統(tǒng)、振動(dòng)分析和儀器儀表等應(yīng)用時(shí)的理想選擇。在實(shí)際設(shè)計(jì)過程中，我們需要充分了解其規(guī)格參數(shù)、引腳功能和設(shè)計(jì)注意事項(xiàng)，以確保系統(tǒng)能夠發(fā)揮出最佳性能。大家在使用AD7764的過程中，有沒有遇到過什么問題或者有什么獨(dú)特的設(shè)計(jì)經(jīng)驗(yàn)?zāi)?？歡迎在評(píng)論區(qū)分享交流。