AD9262：高性能雙路連續(xù)時(shí)間Sigma - Delta ADC的深度剖析

引言

在當(dāng)今的電子系統(tǒng)設(shè)計(jì)中，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）扮演著至關(guān)重要的角色，尤其是在需要高精度和高動態(tài)范圍的應(yīng)用場景中。Analog Devices的AD9262就是一款極具代表性的雙路16位ADC，它采用連續(xù)時(shí)間Sigma - Delta（Σ - Δ）架構(gòu)，為眾多領(lǐng)域的應(yīng)用提供了卓越的性能。本文將深入探討AD9262的特性、工作原理、應(yīng)用場景以及設(shè)計(jì)要點(diǎn)，希望能為電子工程師們在實(shí)際設(shè)計(jì)中提供有價(jià)值的參考。

文件下載：AD9262.pdf

產(chǎn)品概述

關(guān)鍵特性

AD9262具有一系列令人矚目的特性，使其在同類產(chǎn)品中脫穎而出。它的信噪比（SNR）可達(dá)83 dB（85 dBFS）至10 MHz輸入，無雜散動態(tài)范圍（SFDR）為 - 87 dBc至10 MHz輸入，噪聲系數(shù)為15 dB，輸入阻抗為1 kΩ，功耗僅600 mW。該ADC支持1.8 V模擬電源和1.8 V至3.3 V輸出電源，可選帶寬為2.5 MHz/5 MHz/10 MHz（實(shí)數(shù)）和5 MHz/10 MHz/20 MHz（復(fù)數(shù)），輸出數(shù)據(jù)速率范圍為30 MSPS至160 MSPS。此外，它還集成了直流和正交校正、抽取濾波器、采樣率轉(zhuǎn)換器、片上PLL時(shí)鐘乘法器和片上電壓參考，輸出數(shù)據(jù)格式支持偏移二進(jìn)制、格雷碼或二進(jìn)制補(bǔ)碼，并且配備了串行控制接口（SPI）。

應(yīng)用領(lǐng)域

AD9262的應(yīng)用領(lǐng)域十分廣泛，涵蓋了基帶正交接收器（如CDMA2000、W - CDMA、多載波GSM/EDGE、802.16x和LTE）、正交采樣儀器、醫(yī)療設(shè)備以及雷達(dá)（RADAR）等領(lǐng)域。其高性能和靈活性使得它能夠滿足不同應(yīng)用場景的需求。

工作原理

連續(xù)時(shí)間Σ - Δ調(diào)制器

AD9262采用連續(xù)時(shí)間Σ - Δ調(diào)制器將模擬輸入轉(zhuǎn)換為數(shù)字字。調(diào)制器由一個(gè)連續(xù)時(shí)間環(huán)路濾波器和一個(gè)量化器組成，量化器以640 MSPS的采樣率進(jìn)行采樣，產(chǎn)生32倍的過采樣率（OSR），適用于10 MHz的輸入帶寬。量化器輸出的九電平數(shù)字字經(jīng)過反饋環(huán)路處理，其量化噪聲通過噪聲整形技術(shù)被推到帶外，從而使感興趣頻帶內(nèi)的量化噪聲最小化。

數(shù)字處理模塊

調(diào)制器輸出的數(shù)字信號經(jīng)過數(shù)字抽取濾波器處理，去除帶外量化噪聲并降低數(shù)據(jù)速率。如果啟用內(nèi)部PLL，采樣率轉(zhuǎn)換器將根據(jù)輸入時(shí)鐘頻率生成輸出樣本；如果禁用PLL，采樣率轉(zhuǎn)換器可以編程為輸出頻率是調(diào)制器時(shí)鐘的分頻比。采樣率轉(zhuǎn)換器還能衰減帶外鏡像信號。

設(shè)計(jì)要點(diǎn)

模擬輸入考慮

連續(xù)時(shí)間調(diào)制器使得AD9262無需輸入抗混疊濾波器。其模擬輸入沒有內(nèi)部直流偏置，在交流耦合應(yīng)用中，用戶需要外部提供偏置，建議設(shè)置 (V_{CM}=AVDD) 以獲得最佳性能。此外，AD9262可以配置為差分輸入，如使用ADA4937 - 2差分驅(qū)動器，或者采用差分變壓器耦合輸入。內(nèi)部集成了穩(wěn)定準(zhǔn)確的0.5 V電壓參考，需要使用10 μF電容進(jìn)行去耦以最小化噪聲帶寬。

時(shí)鐘輸入考慮

AD9262提供兩種時(shí)鐘源模式。一種是使用片上時(shí)鐘乘法器，接受較低頻率的參考時(shí)鐘，通過片上PLL將其倍頻為較高頻率，為ADC提供所需的內(nèi)部時(shí)鐘；另一種是直接提供高速時(shí)鐘。無論采用哪種模式，時(shí)鐘源都需要具有低抖動，以確保ADC的噪聲性能。輸入時(shí)鐘的抖動應(yīng)不大于1 ps rms。

電源和低功耗模式

AD9262可以通過配置為通道掉電、待機(jī)或睡眠模式來進(jìn)一步降低功耗。不同的低功耗模式會關(guān)閉芯片的不同內(nèi)部模塊，喚醒時(shí)間取決于關(guān)閉的電路數(shù)量。例如，待機(jī)模式下，所有與時(shí)鐘相關(guān)的活動和輸出通道被禁用，只有參考和CMOS輸出保持供電；睡眠模式下，所有內(nèi)部電路都被關(guān)閉，設(shè)備進(jìn)入最低功耗狀態(tài)。

數(shù)字輸出和接口

AD9262提供多種數(shù)字輸出格式，包括偏移二進(jìn)制、二進(jìn)制補(bǔ)碼或格雷碼，可通過寄存器進(jìn)行配置。此外，它還支持通道A和通道B數(shù)據(jù)的交錯(cuò)輸出，方便系統(tǒng)集成。輸出時(shí)鐘信號（DCO）用于數(shù)據(jù)鎖存，確保數(shù)據(jù)的正確采集。

性能分析

從典型性能曲線可以看出，AD9262在不同帶寬和輸入頻率下都表現(xiàn)出了良好的信噪比和無雜散動態(tài)范圍。例如，在2.5 MHz帶寬、40 MSPS數(shù)據(jù)速率、600 kHz輸入頻率下，SNR可達(dá)87.9 dB，SFDR可達(dá)88.2 dBc。隨著輸入頻率的增加，性能會有所下降，但在整個(gè)輸入帶寬內(nèi)仍能保持較高的性能水平。

總結(jié)

AD9262作為一款高性能的雙路連續(xù)時(shí)間Sigma - Delta ADC，憑借其卓越的特性、靈活的配置和廣泛的應(yīng)用領(lǐng)域，為電子工程師們提供了一個(gè)強(qiáng)大的工具。在實(shí)際設(shè)計(jì)中，工程師們需要根據(jù)具體的應(yīng)用需求，合理考慮模擬輸入、時(shí)鐘輸入、電源管理和數(shù)字輸出等方面的設(shè)計(jì)要點(diǎn)，以充分發(fā)揮AD9262的性能優(yōu)勢。你在使用AD9262的過程中遇到過哪些挑戰(zhàn)呢？歡迎在評論區(qū)分享你的經(jīng)驗(yàn)和見解。