ADMV7320 E-Band上變頻器SiP:技術(shù)剖析與應(yīng)用指南
在當(dāng)今高速發(fā)展的通信領(lǐng)域,E - Band通信系統(tǒng)、高容量無線回傳等應(yīng)用對高性能上變頻器的需求日益增長。ADMV7320作為一款備受關(guān)注的E - Band上變頻器SiP,為工程師們提供了強(qiáng)大的解決方案。今天,我們就來深入剖析這款產(chǎn)品。
文件下載:ADMV7320.pdf
一、產(chǎn)品概述
ADMV7320是一款完全集成的系統(tǒng)級封裝(SiP)、正交(I/Q)上變頻器。它的工作范圍涵蓋了中頻(IF)輸入范圍從直流到2 GHz,射頻(RF)輸出范圍在81 GHz至86 GHz之間。該設(shè)備采用了圖像抑制混頻器,由6倍本地振蕩器(LO)乘法器驅(qū)動,混頻器的RF輸出后接可變增益放大器(VGA)和功率放大器(PA),典型轉(zhuǎn)換增益可達(dá)33 dB。
二、關(guān)鍵特性
2.1 增益性能
- 最大轉(zhuǎn)換增益:典型值為33 dB,在 - 20 dBm輸入時,轉(zhuǎn)換增益范圍為23.5 - 43.5 dB。
- 增益調(diào)諧范圍:最小為40 dB,增益平坦度為3 dB。這使得工程師可以根據(jù)實(shí)際需求靈活調(diào)整增益,以適應(yīng)不同的應(yīng)用場景。
2.2 功率性能
- 飽和輸出功率((P_{SAT})):在不同增益下表現(xiàn)出色,例如在增益為23.5 dB時,典型值為26 dBm。
- 1 dB壓縮點(diǎn)輸出功率(OP1dB):同樣在不同增益下有良好的表現(xiàn),如增益為23.5 dB時,典型值為25 dBm。
2.3 線性度性能
- 三階交調(diào)截點(diǎn)(OIP3):在增益為23.5 dB且輸出功率((P_{OUT}))為16.5 dBm per tone時,典型值為31 dBm,保證了信號的線性度。
2.4 其他特性
- 內(nèi)置功率檢測器:可用于監(jiān)測輸出功率,方便工程師進(jìn)行功率控制和調(diào)整。
- 內(nèi)置包絡(luò)檢測器:用于LO歸零,有助于提高整體RF性能,特別是LO到RF的抑制。
- 封裝形式:采用完全集成的表面貼裝、50引腳、16.00 mm × 14.00 mm的LGA_CAV封裝,便于安裝和集成。
三、工作原理
3.1 混頻器和LO路徑
第一功能塊是由6倍LO乘法器驅(qū)動的砷化鎵(GaAs)I/Q上變頻器。6倍乘法器允許使用13.4 GHz至14.6 GHz的較低頻率范圍LO輸入信號,通過3倍和2倍乘法器級聯(lián)實(shí)現(xiàn)。LO路徑經(jīng)過正交分離器和片上巴倫,驅(qū)動I和Q混頻器核心,混頻器核心由單平衡無源混頻器組成,I和Q混頻器的RF輸出通過片上威爾金森功率合成器求和。
3.2 包絡(luò)檢測器、VGA和功率檢測器
VGA利用多個增益級和交錯電壓可變衰減級形成低噪聲、高線性度的可變增益放大器。第一級是低噪聲前置放大器,部分信號被耦合出來并進(jìn)一步放大后驅(qū)動片上包絡(luò)檢測器,包絡(luò)檢測器輸出與輸入信號的峰值包絡(luò)功率成正比。在信號路徑中,前置放大器后接第一個電壓可變衰減器,然后是第二級放大器提供額外增益和隔離,再驅(qū)動第二個可變衰減器塊,之后是三個級聯(lián)增益級。在第二級輸出,另一個耦合器提取一小部分輸出信號,用于外部監(jiān)測輸出功率,同時包含匹配參考二極管(DET1)以校正檢測器溫度依賴性。
3.3 功率放大器和功率檢測器
功率放大器使用四個級聯(lián)增益級構(gòu)成,在最后一級輸出,耦合器提取一小部分輸出信號,用于外部監(jiān)測輸出功率,同樣包含匹配參考二極管(DET2)以校正檢測器溫度依賴性。
四、應(yīng)用信息
4.1 上電偏置序列
由于ADMV7320功能塊使用有源多放大器和乘法器級,且采用耗盡型偽晶高電子遷移率晶體管(pHEMTs),為避免晶體管損壞,需遵循特定的上電偏置序列,且在設(shè)備上電前不要在LO或IF端口施加RF功率。具體步驟如下:
- 對VG_MULT、VG_AMP、VGA_VG12、VGA_VG345、VGA_VG6、PA_VG1和PA_VG2施加 - 2 V偏置。
- 對VG_MIXER施加 - 1 V偏置。
- 對VGA_CTL12施加 - 5 V(最小衰減)至 - 1 V(最大衰減)的偏置。
- 對VD_MULT施加1.5 V偏置。
- 對VD_AMP、VGA_VD12、VGA_VD345、VGA_VD6、PA_VD1、PA_VD2、DET1_REF_BIAS、DET1_OUT_BIAS、DET2_REF_BIAS和DET2_OUT_BIAS施加4 V偏置。
- 在 - 2 V至0 V之間調(diào)整VG_AMP,使總IVD_AMP電流達(dá)到175 mA。
- 在 - 2 V至0 V之間調(diào)整VGA_VG12,使總IVGA_VD12電流達(dá)到35 mA。
- 在 - 2 V至0 V之間調(diào)整VGA_VG345和VGA_VG6,使總IVGA_VD345和IVGA_VD6電流達(dá)到215 mA。
- 在 - 2 V至0 V之間調(diào)整PA_VG1,使總IPA_VD1電流達(dá)到400 mA。
- 在 - 2 V至0 V之間調(diào)整PA_VG2,使總IPA_VD2電流達(dá)到400 mA。
- 在LO端口施加LO輸入信號,并在 - 2 V至0 V之間調(diào)整VG_MULT,使總IVD_MULT電流達(dá)到80 mA。
4.2 下電偏置序列
下電時,按以下步驟操作:
- 按應(yīng)用電路對VD_MULT、VD_AMP、VGA_VD12、VGA_VD345、VGA_VD6、PA_VD1、PA_VD2、DET1_REF_BIAS、DET1_OUT_BIAS、DET2_REF_BIAS和DET2_OUT_BIAS電源電壓施加0 V偏置。
- 對VGA_CTL12施加0 V偏置。
- 對VG_MIXER施加0 V偏置。
- 對VG_MULT、VG_AMP、VGA_VG12、VGA_VG345、VGA_VG6、PA_VG1和PA_VG2施加0 V偏置。
4.3 LO歸零
為實(shí)現(xiàn)最佳整體RF性能,特別是LO到RF的抑制,需要進(jìn)行LO歸零。通過在IF_IN、IF_IP、IF_QN和IF_QP端口施加 - 0.2 V至 + 0.2 V的直流電壓(VDC),可在RF頻段內(nèi)將RFOUT端口的6倍LO信號抑制約40 dBc。具體歸零序列如下:
- 在 - 0.2 V至 + 0.2 V之間調(diào)整IF_IN VDC,監(jiān)測RFOUT端口的6倍LO泄漏,達(dá)到期望或最大抑制水平后,進(jìn)入步驟2。
- 在 - 0.2 V至 + 0.2 V之間調(diào)整IF_IP VDC,監(jiān)測RFOUT端口的6倍LO泄漏,達(dá)到期望或最大抑制水平后,進(jìn)入步驟3。
- 在 - 0.2 V至 + 0.2 V之間調(diào)整IF_QN VDC輸入,監(jiān)測RFOUT端口的6倍LO泄漏,達(dá)到期望或最大抑制水平后,進(jìn)入步驟4。
- 在 - 0.2 V至 + 0.2 V之間調(diào)整IF_QP VDC,監(jiān)測RFOUT端口的6倍LO泄漏,達(dá)到期望或最大抑制水平后,進(jìn)入步驟5。
- 如果RFOUT端口的6倍LO信號仍未達(dá)到期望水平,通過重復(fù)步驟1至4進(jìn)一步調(diào)整每個端口的直流電壓,輸入直流電壓變化的分辨率必須在毫伏級。
- 為確?;祛l器核心在LO歸零過程中不損壞,將IF_IN、IF_IP、IF_QN和IF_QP的每個電流限制在3 mA。
- 當(dāng)輸入LO頻率變化、溫度變化或進(jìn)行增益調(diào)諧順序1時,必須進(jìn)行LO歸零,因?yàn)橐种扑綍S這些條件變化。
4.4 增益調(diào)諧程序
ADMV7320提供三種不同的機(jī)制來控制發(fā)射機(jī)的總增益:
- 機(jī)制一:通過VGA_CTL12引腳進(jìn)行可變增益控制,電壓控制范圍為 - 5 V至 - 1 V,可實(shí)現(xiàn)最大和最小增益。
- 機(jī)制二:通過VGA_VG345和VGA_VG6引腳降低IVGA_VD345和IVGA_VD6的電流消耗,從標(biāo)稱的VGA_VG345 + VGA_VG6電壓調(diào)整,以實(shí)現(xiàn)標(biāo)稱的IVGA_VD12 + IVGA_VD345 + IVGA_VD6電流消耗。
- 機(jī)制三:通過PA_VG1引腳降低IPA_VD1的電流消耗,從標(biāo)稱的PA_VG1電壓調(diào)整,以實(shí)現(xiàn)標(biāo)稱的IPA_VD1 + IPA_VD2電流消耗。
| 具體的增益設(shè)置可參考下表: | 增益調(diào)諧順序 | 增益降低范圍(dB) | 增益調(diào)諧 | 推薦增益調(diào)諧電壓范圍(V) | 增益調(diào)諧程序描述 |
|---|---|---|---|---|---|
| 1 | 0 - 10 | VGA_CTL12 | - 5 to - 1 | 要實(shí)現(xiàn)最大增益,將VGA_CTL12設(shè)置為 - 5 V。要實(shí)現(xiàn)0 dB至10 dB的增益降低,將VGA_CTL12在 - 5 V至 - 1 V之間調(diào)整( - 1 V是VGA的典型最小增益)。對于這兩種情況,遵循工作原理部分的偏置程序?qū)DMV7320偏置到正常工作電流。 | |
| 2 | 10 - 25 | VGA_VG345 + VGA_VG6 | - 2 to 0 | 要實(shí)現(xiàn)大于10 dB至25 dB的增益降低,將VGA_CTL12在 - 5 V至 - 1 V之間調(diào)整。如果在進(jìn)行增益調(diào)諧順序1后需要進(jìn)一步降低增益以實(shí)現(xiàn)25 dB的增益降低,通過在 - 2 V至0 V之間調(diào)整VGA_VG345 + VGA_VG6來降低IVGA_VD345 + IVGA_VD6,使總電流消耗降至45 mA(標(biāo)稱的IVGA_VD345 + IVGA_VD6為215 mA)。 | |
| 3 | 25 - 40 | PA_VG1 | - 2 to 0 | 要實(shí)現(xiàn)大于25 dB至40 dB的增益降低,將VGA_CTL12調(diào)整為 - 1 V,并根據(jù)增益調(diào)諧順序2將IVGA_VD345 + IVGA_VD6的總電流消耗在200 mA至45 mA之間調(diào)整。如果在進(jìn)行增益調(diào)諧順序2后需要進(jìn)一步降低增益以實(shí)現(xiàn)40 dB的增益降低,通過在 - 2 V至0 V之間調(diào)整PA_VG1來降低IPA_VD1,使總電流消耗不低于100 mA(標(biāo)稱的IPA_VD1為400 mA)。 |
五、布局建議
將ADMV7320底面的暴露焊盤焊接到低熱阻和低電阻的接地平面上,通常將該焊盤焊接到阻焊層的暴露開口處,并將這些接地過孔連接到所有其他接地層,以最大程度地提高設(shè)備封裝的散熱性能。同時,可參考推薦的機(jī)械布局和PCB焊盤圖案足跡進(jìn)行設(shè)計。
六、總結(jié)
ADMV7320憑借其出色的性能和豐富的功能,為E - Band通信系統(tǒng)、高容量無線回傳、測試與測量、航空航天和國防等應(yīng)用提供了可靠的解決方案。工程師們在使用過程中,需嚴(yán)格遵循上電和下電偏置序列、LO歸零和增益調(diào)諧程序等操作,同時注意布局設(shè)計,以充分發(fā)揮該產(chǎn)品的優(yōu)勢。大家在實(shí)際應(yīng)用中遇到過哪些問題呢?歡迎在評論區(qū)分享交流。
-
應(yīng)用指南
+關(guān)注
關(guān)注
0文章
183瀏覽量
6153
發(fā)布評論請先 登錄
ADMV7320 E-Band上變頻器SiP:技術(shù)剖析與應(yīng)用指南
評論