文章來(lái)源：學(xué)習(xí)那些事

原文作者：小陳婆婆

本文將介紹CMOS功耗優(yōu)化領(lǐng)域。

CMOS設(shè)計(jì)

低功耗CMOS集成電路設(shè)計(jì)作為半導(dǎo)體領(lǐng)域的核心研究方向，其發(fā)展脈絡(luò)與行業(yè)需求緊密交織，自20世紀(jì)70年代CMOS技術(shù)初步應(yīng)用以來(lái)，歷經(jīng)半個(gè)世紀(jì)的演進(jìn)，已從早期的特定場(chǎng)景應(yīng)用拓展為全行業(yè)普適性設(shè)計(jì)理念。

20世紀(jì)80年代中期，隨著VLSI技術(shù)對(duì)高集成度與低功耗的雙重需求凸顯，CMOS憑借其靜態(tài)功耗低、工藝兼容性強(qiáng)的優(yōu)勢(shì)，逐步取代nMOS成為主流工藝，這一轉(zhuǎn)變不僅源于電池供電設(shè)備如腕表、計(jì)算器、醫(yī)療植入設(shè)備的普及需求，更根植于晶體管數(shù)量激增與性能提升帶來(lái)的功耗挑戰(zhàn)——從數(shù)千晶體管到百億級(jí)規(guī)模，主頻從兆赫茲跨越至千兆赫茲，芯片功耗從不足1W攀升至百瓦量級(jí)，ASIC類(lèi)產(chǎn)品功耗亦突破瓦級(jí)限制，迫使設(shè)計(jì)者必須將低功耗策略貫穿于架構(gòu)、電路、工藝協(xié)同優(yōu)化的全流程中。

進(jìn)入21世紀(jì)，便攜式設(shè)備爆發(fā)式增長(zhǎng)與高性能計(jì)算需求激增，進(jìn)一步強(qiáng)化了低功耗設(shè)計(jì)的戰(zhàn)略地位。消費(fèi)電子領(lǐng)域，游戲終端、MP3播放器、數(shù)碼相機(jī)、GPS模塊、平板電視等產(chǎn)品對(duì)續(xù)航能力的極致追求，推動(dòng)電池技術(shù)與電源管理芯片同步革新；PC市場(chǎng)中，筆記本電腦占比持續(xù)擴(kuò)大，其散熱限制與移動(dòng)場(chǎng)景特性倒逼處理器、內(nèi)存控制器等核心模塊采用動(dòng)態(tài)電壓頻率調(diào)節(jié)、近閾值計(jì)算等低功耗技術(shù)；通信領(lǐng)域，5G/6G基站與終端設(shè)備通過(guò)語(yǔ)音視頻壓縮算法優(yōu)化、低功耗射頻前端設(shè)計(jì)，實(shí)現(xiàn)信號(hào)處理與傳輸?shù)母吣苄П取?/p>

與此同時(shí)，新興多媒體應(yīng)用如便攜式全動(dòng)態(tài)視頻設(shè)備、AR/VR頭顯、智能穿戴設(shè)備等，對(duì)顯示驅(qū)動(dòng)、圖像處理、無(wú)線連接模塊的低功耗設(shè)計(jì)提出更高要求，而PDA等早期手持設(shè)備的技術(shù)積累，則為后續(xù)產(chǎn)品開(kāi)發(fā)奠定了硬件與算法基礎(chǔ)。面向未來(lái)系統(tǒng)需求，低功耗設(shè)計(jì)已成為突破物理極限的關(guān)鍵路徑。

電池技術(shù)概述

電池技術(shù)作為便攜式電子設(shè)備與系統(tǒng)能效提升的核心支撐，其發(fā)展始終圍繞能量密度、循環(huán)壽命、安全性能及成本效益四大維度展開(kāi)。傳統(tǒng)電池體系以非充電原電池與可充電蓄電池為兩大分支——原電池憑借不可逆化學(xué)反應(yīng)實(shí)現(xiàn)高能量存儲(chǔ)效率，適用于低功耗、長(zhǎng)壽命場(chǎng)景如電子鐘表，但頻繁更換的成本限制其在高性能系統(tǒng)中的應(yīng)用；而充電電池通過(guò)可逆電化學(xué)反應(yīng)實(shí)現(xiàn)能量循環(huán)利用，在需頻繁充放電的移動(dòng)設(shè)備中更具經(jīng)濟(jì)性，但需應(yīng)對(duì)記憶效應(yīng)、自放電率及安全風(fēng)險(xiǎn)等挑戰(zhàn)。

進(jìn)入21世紀(jì)，電池技術(shù)革新聚焦于材料科學(xué)與工藝突破。鎳鎘電池雖曾主導(dǎo)市場(chǎng)，但其低電壓、低能量效率及記憶效應(yīng)缺陷促使鎳氫電池快速崛起，后者通過(guò)提高能量容量實(shí)現(xiàn)部分替代，但仍需定期深度放電以緩解電壓弱化問(wèn)題。鋰離子與鋰聚合物電池則憑借高單體電壓、高能量密度及低自放電率成為主流選擇——鋰離子電池采用有機(jī)電解液，鋰聚合物電池則以固態(tài)聚合物電解質(zhì)替代，二者均實(shí)現(xiàn)每升400Wh以上的能量密度，且自放電率控制在每月5%以內(nèi)，記憶效應(yīng)幾乎可忽略。然而，鋰基電池對(duì)過(guò)充、過(guò)放及短路高度敏感，需內(nèi)置保護(hù)電路監(jiān)測(cè)電壓與溫度，防止熱失控導(dǎo)致的起火或爆炸風(fēng)險(xiǎn)，這限制了其在高溫環(huán)境中的應(yīng)用場(chǎng)景。

近年來(lái)，電池技術(shù)突破呈現(xiàn)多元化趨勢(shì)。固態(tài)電池通過(guò)替換液態(tài)電解液為固態(tài)電解質(zhì)，從根本上解決了漏液、易燃問(wèn)題，同時(shí)支持更高能量密度材料如鋰金屬負(fù)極的應(yīng)用，理論能量密度可達(dá)500Wh/kg以上，已進(jìn)入小規(guī)模量產(chǎn)階段。鈉離子電池則憑借鈉資源豐富、成本低廉的優(yōu)勢(shì)，在儲(chǔ)能電站、低速電動(dòng)車(chē)等領(lǐng)域展現(xiàn)潛力，其循環(huán)壽命與低溫性能持續(xù)優(yōu)化。鋰硫電池通過(guò)硫正極的高比容量特性，理論能量密度可達(dá)600Wh/kg，但需解決多硫化物穿梭效應(yīng)導(dǎo)致的循環(huán)衰減問(wèn)題。此外，電池管理系統(tǒng)（BMS）的智能化升級(jí)，結(jié)合AI算法實(shí)現(xiàn)精準(zhǔn)SOC估算、動(dòng)態(tài)充放電控制及熱管理優(yōu)化，進(jìn)一步提升了電池系統(tǒng)的安全性與能效。

低功耗的工藝選擇

在CMOS功耗優(yōu)化領(lǐng)域，工藝選擇對(duì)泄漏功耗的控制尤為關(guān)鍵，其技術(shù)演進(jìn)始終圍繞閾值電壓調(diào)控、器件結(jié)構(gòu)創(chuàng)新及工藝參數(shù)優(yōu)化展開(kāi)。

隨著工藝節(jié)點(diǎn)向65nm及以下推進(jìn)，短溝道效應(yīng)引發(fā)的閾值電壓滾降現(xiàn)象加劇，導(dǎo)致亞閾值泄漏電流呈指數(shù)級(jí)增長(zhǎng)——根據(jù)亞閾值斜率特性，閾值電壓每降低100mV將引發(fā)泄漏電流約18倍的增加，這對(duì)待機(jī)模式下的功耗控制構(gòu)成嚴(yán)峻挑戰(zhàn)。為抑制此類(lèi)泄漏，行業(yè)普遍采用三阱工藝實(shí)現(xiàn)p阱與襯底的物理隔離，通過(guò)動(dòng)態(tài)調(diào)整背偏置電壓改變閾值電壓，例如對(duì)nMOS施加負(fù)p阱偏置或?qū)MOS施加正n阱偏置，可使閾值電壓提升約100mV，有效降低待機(jī)電流。然而，該技術(shù)在小尺寸工藝中面臨局限性：局部halo摻雜雖能緩解短溝道效應(yīng)，但會(huì)加劇結(jié)泄漏電流；當(dāng)柵氧厚度降至2nm以下時(shí)，柵極隧穿漏電可能超越亞閾值泄漏，成為主導(dǎo)因素。

多閾值CMOS（MTCMOS）技術(shù)通過(guò)組合高VT與低VT晶體管實(shí)現(xiàn)功耗與性能的平衡——智能綜合工具可自動(dòng)將非關(guān)鍵路徑替換為高VT單元（約占邏輯總量的10%），使泄漏功耗降低近一個(gè)數(shù)量級(jí)，同時(shí)保留關(guān)鍵路徑的低VT單元保障性能。此外，采用長(zhǎng)溝道晶體管（溝道長(zhǎng)度大于最小工藝尺寸）可同步提升閾值電壓，抑制亞閾值泄漏與導(dǎo)通電流，該策略需結(jié)合單元庫(kù)支持以實(shí)現(xiàn)有效部署。在柵氧泄漏控制方面，高k介質(zhì)與金屬柵極技術(shù)的引入顯著緩解了柵極隧穿問(wèn)題，而雙柵氧厚度工藝則為不同功能模塊提供定制化選擇，例如高k介質(zhì)用于高性能單元，傳統(tǒng)氧化層用于低泄漏單元。

當(dāng)前，自適應(yīng)體偏置（ABB）與自適應(yīng)電壓調(diào)整（AVS）技術(shù)通過(guò)實(shí)時(shí)監(jiān)測(cè)工藝擾動(dòng)并動(dòng)態(tài)調(diào)節(jié)體偏置電壓，進(jìn)一步優(yōu)化泄漏功耗與性能的權(quán)衡。在三維集成領(lǐng)域，Chiplet異構(gòu)集成與三維堆疊技術(shù)通過(guò)優(yōu)化互連結(jié)構(gòu)減少寄生電容，結(jié)合電源分配網(wǎng)絡(luò)設(shè)計(jì)降低動(dòng)態(tài)功耗；而FinFET與GAA FET等新型器件結(jié)構(gòu)通過(guò)增強(qiáng)柵極控制能力，在抑制亞閾值漏電的同時(shí)支持更低的電源電壓。這些工藝創(chuàng)新與系統(tǒng)級(jí)協(xié)同優(yōu)化策略，共同推動(dòng)CMOS功耗管理向跨層級(jí)、智能化方向演進(jìn)，為高性能計(jì)算、物聯(lián)網(wǎng)及可穿戴設(shè)備提供更高效的能效解決方案。?