成為Xilinx中的一員
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
賽靈思
+關注
關注
33文章
1798瀏覽量
133670 -
硬件
+關注
關注
13文章
3638瀏覽量
69174 -
軟件
+關注
關注
69文章
5364瀏覽量
91918
發(fā)布評論請先 登錄
相關推薦
熱點推薦
Xilinx FPGA中的混合模式時鐘管理器MMCME2_ADV詳解
在 FPGA 的浩瀚宇宙中，時鐘系統(tǒng)不僅是驅動邏輯運轉的“心臟”，更是決定系統(tǒng)穩(wěn)定性與性能上限的“指揮棒”。對于 Xilinx 7 系列 FPGA 開發(fā)者而言，如果僅滿足于使用 Clocking Wizard IP 核點點鼠標，往往會在面對復雜的時序收斂、動態(tài)頻點切換或低
Xilinx器件封裝全方位指南：設計與應用要點解析
企業(yè)，其器件封裝技術和相關設計規(guī)則值得我們深入探究。本文將基于Xilinx的《Device Package User Guide》，為電子工程師們詳細解讀器件封裝的各個方面。 文件下載： XCMECH-FF1152.pdf 一、封裝概述與技術 1.1
Xilinx FPGA輸入延遲原語介紹
在高速接口設計中，時序收斂往往是工程師面臨的最大“噩夢”。當數(shù)據(jù)傳輸速率突破 800Mbps 時，微小的 PCB 走線差異都足以讓系統(tǒng)崩潰。本文將深度剖析 Xilinx 7 系列（IDELAYE2）與 UltraScale 系列（IDELAYE3）的底層原理，帶你徹底攻克
Xilinx官方開源FOC電機控制工程解析
/ PMSM)中的核心算法。為了幫助開發(fā)者更快落地這一領域，Xilinx 官方維護了一個開源庫——FOC Motor Control Library。
Xilinx FPGA中IDELAYCTRL參考時鐘控制模塊的使用
IDELAYCTRL 是 Xilinx FPGA(特別是支持高速 I/O 的系列，如 Virtex-5/6/7、Kintex-7、Artix-7、Spartan-6/7 等)中用于管理和校準輸入延遲模塊(IDELAYE2/IDELAYE3)的必須存在的參考時鐘控制模塊。
復旦微MCU產線新添一員猛將：FM33FC5系列
隨著市場的持續(xù)進步、終端客戶產品的不斷迭代，對于MCU的性能和資源有了更高的需求和標準。復旦微秉持與時俱進的態(tài)度，為更好服務客戶，從客戶的實際需求出發(fā)，重磅推出FM33FC5系列高性能MCU。該系列提供了充足的存儲資源、豐富的外設資源、多引腳大封裝，可廣泛應用于：工業(yè)自動化（如伺服驅動、變頻器、PLC、軟啟動柜等）、機器人關節(jié)、光伏儲能、數(shù)字電源、智慧樓宇、
晶振是音頻系統(tǒng)的“第一電路”——從“聽得到”到“聽得真”的基石革命
在音頻設備的傳統(tǒng)設計中，時鐘常被視為眾多模塊中的普通一員。但星通時頻堅信，時鐘遠非“之一”，而是決定系統(tǒng)根基的“第一電路”。
如何成為編程高手
注釋了，如果注釋和代碼不一致，那就更加糟糕。
8、韌性和毅力
這也許是“高手”和一般程序員最大的區(qū)別。高手們并不是天才，他們是在無數(shù)個日日夜夜中磨煉出來的。成功能給我們帶來無比
發(fā)表于 12-29 06:57
onsemi AR2020圖像傳感器：低功耗高性能的理想之選
在當今的圖像傳感領域，對高分辨率、低功耗且具備出色性能的傳感器需求愈發(fā)迫切。onsemi的AR2020圖像傳感器，作為Hyperlux LP產品家族的一員，憑借其先進的技術和卓越的特性，成為眾多應用場景中的有力競爭者。下面就為大
使用Xilinx 7系列FPGA的四位乘法器設計
（Shinshu University）研究團隊的最新設計中，一個專為 Xilinx 7 系列 FPGA 量身打造的 4 位乘法器使用了僅 11 個 LUT + 2 個 CARRY4 塊，關鍵路徑延遲達到 2.75 ns。這是
Xilinx FPGA串行通信協(xié)議介紹
Xilinx FPGA因其高性能和低延遲，常用于串行通信接口設計。本文深入分析了Aurora、PCI Express和Serial RapidIO這三種在Xilinx系統(tǒng)設計中關鍵的串行通信協(xié)議。介紹了它們的特性、優(yōu)勢和應用場景
半導體制造中的“AI質檢員”：一文解析 AI 如何優(yōu)化芯片“出廠體檢”
逐漸顯現(xiàn)局限性：測試效率低下、成本居高不下、潛在缺陷難以及時識別。在此背景下，人工智能（AI）成為半導體測試領域的關鍵技術支撐，如同“智能質檢員”般重塑測試流程。
一文詳解xilinx 7系列FPGA配置技巧
本文旨在通過講解不同模式的原理圖連接方式，進而配置用到引腳的含義(手冊上相關引腳含義有四、五頁，通過本文理解基本上能夠記住所有引腳含義以及使用場景)，熟悉xilinx 7系列配置流程，以及設計原理圖時需要注意的一些事項，比如flash與FPGA的上電時序。
基于AD9613與Xilinx MPSoC平臺的高速AD/DA案例分享
本文主要介紹基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集與高速DA輸出案例
Xilinx Shift RAM IP概述和主要功能
Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP 核，用于在 FPGA 中實現(xiàn)高效的移位寄存器（Shift Register）。該
評論