在腦認(rèn)知科學(xué)中有這么一個(gè)觀點(diǎn)，如果幾個(gè)神經(jīng)元之間經(jīng)常構(gòu)成連通路，且通過(guò)這幾個(gè)神經(jīng)元進(jìn)行信息傳遞不如兩者直接通過(guò)在彼此中間“搭橋”進(jìn)行信息傳遞來(lái)得快，那么大腦結(jié)構(gòu)就會(huì)根據(jù)細(xì)胞結(jié)構(gòu)上信息傳遞的頻率在兩者之間幫助生出一個(gè)神經(jīng)元來(lái)幫助更高效的獲取與處理大腦信息。

從上面這個(gè)內(nèi)容中我們可以發(fā)現(xiàn)，現(xiàn)在人工智能的發(fā)展并不足夠完美，但我們依然受類(lèi)似的生物系統(tǒng)啟發(fā)從而提出神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)，并將之用于人工智能技術(shù)的發(fā)展?，F(xiàn)在，通過(guò)融合強(qiáng)大計(jì)算資源和用于神經(jīng)元的新型架構(gòu)，神經(jīng)網(wǎng)絡(luò)已然在計(jì)算機(jī)視覺(jué)和機(jī)器翻譯等很多領(lǐng)域都取得了最先進(jìn)的成果。

然而相對(duì)來(lái)說(shuō)，這樣的技術(shù)發(fā)展可都有各種嚴(yán)格的要求，尤其速度。那么我們現(xiàn)代人在大數(shù)據(jù)噴發(fā)的今天，是怎么做到計(jì)算與速度兩者皆備的呢？在此之前，我們不妨先來(lái)了解深度學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)的現(xiàn)狀。

深度學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)現(xiàn)狀

深度學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)系統(tǒng)目前已能夠?yàn)樵S多人提供最佳解決方案，并已用于圖像識(shí)別和自然語(yǔ)言處理的大型計(jì)算問(wèn)題。更多的人使用傳統(tǒng)的處理來(lái)模仿神經(jīng)網(wǎng)絡(luò)并創(chuàng)建一個(gè)系統(tǒng)，并通過(guò)觀察來(lái)學(xué)習(xí)。雖然我們?cè)谶@個(gè)領(lǐng)域已經(jīng)取得了很大進(jìn)展，但基于Web的神經(jīng)網(wǎng)絡(luò)高性能系統(tǒng)開(kāi)發(fā)等多種技術(shù)，在功耗，成本和性能方面仍然存在重大挑戰(zhàn)。

此外，最廣泛使用的深度學(xué)習(xí)系統(tǒng)是卷積神經(jīng)網(wǎng)絡(luò)（細(xì)胞神經(jīng)網(wǎng)絡(luò)）。這些系統(tǒng)使用神經(jīng)元的前饋人工網(wǎng)絡(luò)執(zhí)行圖像識(shí)別。如有線電視新聞網(wǎng)是由層組成。其中，池化層通過(guò)最大值或值平均，池化減少變化圖像特定區(qū)域的共同特征。CNN層的數(shù)量與圖像識(shí)別的準(zhǔn)確性相關(guān)；更多圖層需要更多系統(tǒng)性能。這些層可以獨(dú)立運(yùn)行。

圖1：二維卷積層

多核處理系統(tǒng)使用外部存儲(chǔ)器緩沖每層之間的數(shù)據(jù)，這需要大量的內(nèi)存與帶寬。到目前為止，神經(jīng)網(wǎng)絡(luò)中性能最強(qiáng)的功能是卷積自己。傳統(tǒng)的處理器內(nèi)核必須為每個(gè)內(nèi)核執(zhí)行大量指令。卷積需要大量的處理與帶寬。

實(shí)現(xiàn)CNN的有效實(shí)施有兩個(gè)主要挑戰(zhàn)。首先是能夠在管道中執(zhí)行函數(shù)，將數(shù)據(jù)從上一個(gè)層傳遞到下一個(gè)。第二是有效地執(zhí)行卷積函數(shù)。另外，這些功能應(yīng)該用一種方法構(gòu)建允許輕松重新編程不同類(lèi)型的硬件和移植到未來(lái)的高級(jí)硬件，否則，每個(gè)新的實(shí)現(xiàn)都需要廣泛的重新優(yōu)化。

英特爾FPGA，實(shí)施神經(jīng)網(wǎng)絡(luò)的必然之選

在英特爾公司，F(xiàn)PGA 當(dāng)稱(chēng)實(shí)施神經(jīng)網(wǎng)絡(luò)的必然之選，它可在同一設(shè)備上處理計(jì)算、邏輯和存儲(chǔ)資源中的不同算法。與其它同行對(duì)手的裝置相比，其性能更快，用戶(hù)可通過(guò)硬件來(lái)完成核心部分運(yùn)算。加上軟件開(kāi)發(fā)者可使用 OpenCL?1C 級(jí)編程標(biāo)準(zhǔn)，將 FPGA 作為標(biāo)準(zhǔn) CPU 的加速器，更加無(wú)需處理硬件級(jí)設(shè)計(jì)。

“Why？因?yàn)樗軐⒂?jì)算，邏輯和內(nèi)存資源結(jié)合在一起共同使用。再加上英特爾?FPGASDK的幫助，使得它能夠適用于各種加速應(yīng)用并使用更多復(fù)雜的算法。軟件開(kāi)發(fā)人員也可以使用OpenCL C級(jí)編程標(biāo)準(zhǔn)。”

此外，英特爾已經(jīng)開(kāi)發(fā)出可擴(kuò)展的卷積神經(jīng)網(wǎng)絡(luò)參考設(shè)計(jì)，并用于使用OpenCL編程的深度學(xué)習(xí)系統(tǒng)。（使用OpenCL SDK構(gòu)建的語(yǔ)言）這個(gè)設(shè)計(jì)首先是在Stratix?V器件系列上實(shí)現(xiàn)，現(xiàn)在適用于Arria?10器件。設(shè)計(jì)表現(xiàn)是使用兩個(gè)流行的CNN基準(zhǔn)進(jìn)行基準(zhǔn)測(cè)試：CIFAR-10和ImageNet。（典型的GPU實(shí)現(xiàn)批處理圖像需要大量的外部存儲(chǔ)器帶寬。相比之下，F(xiàn)PGA可以一次性處理圖像，芯片上的數(shù)據(jù)重用率更高，外部使用更少內(nèi)存帶寬。）

圖2：神經(jīng)網(wǎng)絡(luò)數(shù)據(jù)通道