一、布局
元器件布局的10條規(guī)則:
1. 遵照“先大后小,先難后易”的布置原則,即重要的單元電路、核心元器件應(yīng)當(dāng)優(yōu)先布局.
2. 布局中應(yīng)參考原理框圖,根據(jù)單板的主信號(hào)流向規(guī)律安排主要元器件.
3. 元器件的排列要便于調(diào)試和維修,亦即小元件周圍不能放置大元件、需調(diào)試的元、器件周圍要有足夠的空間。
4. 相同結(jié)構(gòu)電路部分,盡可能采用“對(duì)稱式”標(biāo)準(zhǔn)布局;
5. 按照均勻分布、重心平衡、版面美觀的標(biāo)準(zhǔn)優(yōu)化布局;
6. 同類型插裝元器件在X或Y方向上應(yīng)朝一個(gè)方向放置。同一種類型的有極性 分立元件也要力爭(zhēng)在X或Y方向上保持一致,便于生產(chǎn)和檢驗(yàn)。
7. 發(fā)熱元件要一般應(yīng)均勻分布,以利于單板和整機(jī)的散熱,除溫度檢測(cè)元件以外的溫度敏感器件應(yīng)遠(yuǎn)離發(fā)熱量大的元器件。
8. 布局應(yīng)盡量滿足以下要求:總的連線盡可能短,關(guān)鍵信號(hào)線最短;高電壓、大電流信號(hào)與小電流,低電壓的弱信號(hào)完全分開;模擬信號(hào)與數(shù)字信號(hào)分開;高頻信號(hào)與低頻信號(hào)分開;高頻元器件的間隔要充分。
9、去偶電容的布局要盡量靠近IC的電源管腳,并使之與電源和地之間形成的回路最短。
10、元件布局時(shí),應(yīng)適當(dāng)考慮使用同一種電源的器件盡量放在一起, 以便于將來的電源分隔。
2.直角走線
直角走線一般是PCB布線中要求盡量避免的情況,也幾乎成為衡量布線好壞的標(biāo)準(zhǔn)之一,那么直角走線究竟會(huì)對(duì)信號(hào)傳輸產(chǎn)生多大的影響呢?從原理上說,直角走線會(huì)使傳輸線的線寬發(fā)生變化,造成阻抗的不連續(xù)。其實(shí)不光是直角走線,頓角,銳角走線都可能會(huì)造成阻抗變化的情況。
直角走線的對(duì)信號(hào)的影響就是主要體現(xiàn)在三個(gè)方面:
一是拐角可以等效為傳輸線上的容性負(fù)載,減緩上升時(shí)間;
二是阻抗不連續(xù)會(huì)造成信號(hào)的反射;
三是直角尖端產(chǎn)生的EMI。
3.差分走線
差分信號(hào)(Differential Signal)在高速電路設(shè)計(jì)中的應(yīng)用越來越廣泛,電路中最關(guān)鍵的信號(hào)往往都要采用差分結(jié)構(gòu)設(shè)計(jì).定義:通俗地說,就是驅(qū)動(dòng)端發(fā)送兩個(gè)等值、反相的信號(hào),接收端通過比較這兩個(gè)電壓的差值來判斷邏輯狀態(tài)“0”還是“1”。而承載差分信號(hào)的那一對(duì)走線就稱為差分走線。
差分信號(hào)和普通的單端信號(hào)走線相比,最明顯的優(yōu)勢(shì)體現(xiàn)在以下三個(gè)方面:
a.抗干擾能力強(qiáng),因?yàn)閮筛罘肿呔€之間的耦合很好,當(dāng)外界存在噪聲干擾時(shí),幾乎是同時(shí)被耦合到兩條線上,而接收端關(guān)心的只是兩信號(hào)的差值,所以外界的共模噪聲可以被完全抵消。
b.能有效抑制EMI,同樣的道理,由于兩根信號(hào)的極性相反,他們對(duì)外輻射的電磁場(chǎng)可以相互抵消,耦合的越緊密,泄放到外界的電磁能量越少。
c.時(shí)序定位精確,由于差分信號(hào)的開關(guān)變化是位于兩個(gè)信號(hào)的交點(diǎn),而不像普通單端信號(hào)依靠高低兩個(gè)閾值電壓判斷,因而受工藝,溫度的影響小,能降低時(shí)序上的誤差,同時(shí)也更適合于低幅度信號(hào)的電路。目前流行的LVDS(low voltage differential signaling)就是指這種小振幅差分信號(hào)技術(shù)。
對(duì)于PCB工程師來說,最關(guān)注的還是如何確保在實(shí)際走線中能完全發(fā)揮差分走線的這些優(yōu)勢(shì)。也許只要是接觸過Layout的人都會(huì)了解差分走線的一般要求,那就是“等長(zhǎng)、等距”。
等長(zhǎng)是為了保證兩個(gè)差分信號(hào)時(shí)刻保持相反極性,減少共模分量;等距則主要是為了保證兩者差分阻抗一致,減少反射。“盡量靠近原則”有時(shí)候也是差分走線的要求之一。
4.蛇形線:
蛇形線是Layout中經(jīng)常使用的一類走線方式。其主要目的就是為了調(diào)節(jié)延時(shí),滿足系統(tǒng)時(shí)序設(shè)計(jì)要求。設(shè)計(jì)者首先要有這樣的認(rèn)識(shí):蛇形線會(huì)破壞信號(hào)質(zhì)量,改變傳輸延時(shí),布線時(shí)要盡量避免使用。但實(shí)際設(shè)計(jì)中,為了保證信號(hào)有足夠的保持時(shí)間,或者減小同組信號(hào)之間的時(shí)間偏移,往往不得不故意進(jìn)行繞線。
注意點(diǎn):
成對(duì)出現(xiàn)的差分信號(hào)線,一般平行走線,盡量少打過孔,必須打孔時(shí),應(yīng)兩線一同打孔,以做到阻抗匹配。
相同屬性的一組總線,應(yīng)盡量并排走線,做到盡量等長(zhǎng)。從貼片焊盤引出的過孔盡量離焊盤遠(yuǎn)些。
-
pcb
+關(guān)注
關(guān)注
4391文章
23728瀏覽量
420450 -
華強(qiáng)pcb線路板打樣
+關(guān)注
關(guān)注
5文章
14629瀏覽量
44359
發(fā)布評(píng)論請(qǐng)先 登錄
PCB布局布線的相關(guān)基本原理和設(shè)計(jì)技巧
高速PCB布局/布線的原則
PCB布局與布線規(guī)則
時(shí)源芯微 PCB 布線規(guī)則詳解
高層數(shù)層疊結(jié)構(gòu)PCB的布線策略
如何布線才能降低MDDESD風(fēng)險(xiǎn)?PCB布局的抗干擾設(shè)計(jì)技巧
解決噪聲問題試試從PCB布局布線入手
Altium Designer中PCB設(shè)計(jì)規(guī)則設(shè)置
【PCB】四層電路板的PCB設(shè)計(jì)
高速信號(hào)線走線規(guī)則有哪些
華為PCB的EMC設(shè)計(jì)指南

PCB布局布線規(guī)則有何總結(jié)
評(píng)論