如何在原理圖中設(shè)置特殊約束
只需要簡(jiǎn)單地用鼠標(biāo)點(diǎn)擊幾下，就可定義、編輯和查看 PADS 原理圖環(huán)境中的網(wǎng)絡(luò)約束。為高速、布線和間距設(shè)置網(wǎng)絡(luò)和網(wǎng)絡(luò)類約束，為差分對(duì)設(shè)置特殊約束，或定義匹配長(zhǎng)度組。高級(jí)工具提示會(huì)顯示如何操作。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
原理圖
+關(guān)注
關(guān)注
1349文章
6426瀏覽量
245690 -
網(wǎng)絡(luò)
+關(guān)注
關(guān)注
14文章
8204瀏覽量
93653 -
PADS
+關(guān)注
關(guān)注
81文章
821瀏覽量
110824
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
輸入引腳時(shí)鐘約束_Xilinx FPGA編程技巧-常用時(shí)序約束詳解
基本的約束方法
為了保證成功的設(shè)計(jì)，所有路徑的時(shí)序要求必須能夠讓執(zhí)行工具獲取。最普遍的三種路徑以及異常路徑為：
輸入路徑(Input Path)，使用輸入約束
寄存器到寄存器路徑
發(fā)表于 01-16 08:19
關(guān)于綜合保持時(shí)間約束不滿足的問題
兩個(gè)時(shí)鐘是沒有約束的異步時(shí)鐘
3、在 synthesis 中 打開 edit timing constraints 設(shè)置異步時(shí)鐘，如下圖：
4、再重新運(yùn)行 synthesis 中的 report
發(fā)表于 10-24 07:42
如何在 Keil rvmdk 開發(fā)環(huán)境中啟用可配置的數(shù)據(jù)閃存并設(shè)置大??？
如何在 Keil rvmdk 開發(fā)環(huán)境中啟用可配置的數(shù)據(jù)閃存并設(shè)置大??？
發(fā)表于 08-26 08:18
如何在 IAR Embedded Workbench for ARM 開發(fā)環(huán)境中啟用可配置數(shù)據(jù)閃存并設(shè)置大小？
如何在 IAR Embedded Workbench for ARM 開發(fā)環(huán)境中啟用可配置數(shù)據(jù)閃存并設(shè)置大??？
發(fā)表于 08-26 07:49
請(qǐng)問如何在 Keil rvmdk 開發(fā)環(huán)境中啟用可配置的數(shù)據(jù)閃存并設(shè)置大小？
如何在 Keil rvmdk 開發(fā)環(huán)境中啟用可配置的數(shù)據(jù)閃存并設(shè)置大小？
發(fā)表于 08-20 06:46
請(qǐng)問如何在 IAR Embedded Workbench for ARM 開發(fā)環(huán)境中啟用可配置數(shù)據(jù)閃存并設(shè)置大??？
如何在 IAR Embedded Workbench for ARM 開發(fā)環(huán)境中啟用可配置數(shù)據(jù)閃存并設(shè)置大小？
發(fā)表于 08-20 06:23
技術(shù)資訊 I 圖文詳解約束管理器-差分對(duì)規(guī)則約束
本文要點(diǎn)你是否經(jīng)常在Layout設(shè)計(jì)中抓瞎，拿著板子無從下手，拿著鼠標(biāo)深夜狂按；DDR等長(zhǎng)沒做好導(dǎo)致系統(tǒng)不穩(wěn)定，PCIe沒設(shè)相位容差造成鏈路訓(xùn)練失敗……這些都是血淚教訓(xùn)，關(guān)鍵時(shí)刻需要靠約束管理器救命
文件嵌入詳解（二）：KiCad在原理圖中嵌入字體、圖框、數(shù)據(jù)手冊(cè)
尺寸）。 ” ? 在原理圖中嵌入外部文件 上文介紹了 如何在 PCB 封裝庫中嵌入 3D 模型 ，本文將介紹如何在原理圖中嵌入外部文件。 從 KiCad 9 開始，外部文件可以被嵌入到
PCB Layout 約束管理，助力優(yōu)化設(shè)計(jì)
本文重點(diǎn)PCBlayout約束管理在設(shè)計(jì)中的重要性Layout約束有助避免一些設(shè)計(jì)問題設(shè)計(jì)中可以使用的不同約束在PCB設(shè)計(jì)規(guī)則和約束管理方面，許多設(shè)計(jì)師試圖采用“一刀切”的方法，認(rèn)為同
如何在EZ-USB SX3配置實(shí)用程序中配置它的設(shè)置？
SX3 UVC（CYUSB3017）是否可以使用圖像傳感器接口以非整數(shù)幀速率（如 29.97fps）傳輸 UVC 視頻？
如何在 EZ-USB SX3 配置實(shí)用程序中配置它的設(shè)置？謝謝。
發(fā)表于 05-15 06:25
FPGA時(shí)序約束之設(shè)置時(shí)鐘組
Vivado中時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑，除非時(shí)序約束中設(shè)置了時(shí)鐘組或false路徑。使用set_clock_groups命令可以使時(shí)序分析工具不分析時(shí)鐘組中時(shí)鐘的時(shí)序路徑，使用set_false_path約束
人臉識(shí)別指南：如何在樹莓派上安裝和設(shè)置 Dlib
學(xué)習(xí)如何在樹莓派上安裝Dlib并配置人臉識(shí)別功能，為您的AI項(xiàng)目奠定基礎(chǔ)。在樹莓派上安裝Dlib的詳細(xì)步驟要為樹莓派安裝Dlib并確保人臉識(shí)別項(xiàng)目順利運(yùn)行，請(qǐng)按照以下詳細(xì)步驟操作。前置條件開始前，請(qǐng)
一文詳解Vivado時(shí)序約束
Vivado的時(shí)序約束是保存在xdc文件中，添加或創(chuàng)建設(shè)計(jì)的工程源文件后，需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存在的約束
TLV5616原理圖中的電阻是必須的嗎？
如圖，TLV5616原理圖中的電阻是必須的嗎？通常取多大值比較合理？對(duì)于TLV5636，也需要同樣的電阻嗎？
發(fā)表于 02-06 07:24
工商網(wǎng)監(jiān)
評(píng)論