課程4：Verilog語法基礎(chǔ)
Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)對象的復(fù)雜性可以介于簡單的門和完整的電子數(shù)字系統(tǒng)之間。數(shù)字系統(tǒng)能夠按層次描述，并可在相同描述中顯式地進(jìn)行時序建模。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1645文章
22050瀏覽量
618574 -
Verilog
+關(guān)注
關(guān)注
29文章
1367瀏覽量
112289 -
時序
+關(guān)注
關(guān)注
5文章
398瀏覽量
37956
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
FPGA-Verilog HDL語法參考
FPGA-Verilog HDL語法參考語法規(guī)范下列規(guī)范應(yīng)用于語法描述，規(guī)則采用巴科斯—諾爾范式(B N F)書寫：1) 語法規(guī)則按自左向右
發(fā)表于 08-11 10:33
卡內(nèi)基梅隴大學(xué)verilog課程講義
卡內(nèi)基梅隴大學(xué)verilog課程講義
This is not one cohesive presentation on Verilog.
發(fā)表于 04-15 14:10
?0次下載
Verilog_HDL的基本語法詳解（夏宇聞版）
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計的語言。用Verilog HDL描述的電路設(shè)計就是該電路的
發(fā)表于 10-08 14:48
?0次下載
常見的Verilog行為級描述語法
常見的Verilog描述語句與對應(yīng)的邏輯關(guān)系；熟悉語法與邏輯之間的關(guān)系
工商網(wǎng)監(jiān)
評論