賽靈思可編程器件含有數(shù)百萬個(gè)邏輯單元 (LC)，集成了當(dāng)前越來越多的復(fù)雜電子系統(tǒng)。《UltraFAST 高層次生產(chǎn)力設(shè)計(jì)方法指南》為廣大開發(fā)者提供了在短設(shè)計(jì)周期內(nèi)開發(fā)此類復(fù)雜系統(tǒng)的一套最佳做法。

這種方法以下列概念為重點(diǎn)：

對(duì)寶貴的差異化邏輯使用并行開發(fā)流程，實(shí)現(xiàn)您的產(chǎn)品在市場(chǎng)上的差異化，且 shell 可用于將 IP 與生態(tài)系統(tǒng)的其它部分集成。

廣泛使用基于 C 語言的 IP 開發(fā)流程開發(fā)差異化邏輯，讓仿真速度相對(duì)于 RTL 仿真成倍增長(zhǎng)，并且能提供時(shí)序準(zhǔn)確和得到優(yōu)化的 RTL。

使用現(xiàn)有的預(yù)驗(yàn)證、塊和組件級(jí) IP 來快速構(gòu)建 shell，將差異邏輯封裝在系統(tǒng)中。

使用腳本，針對(duì)從準(zhǔn)確設(shè)計(jì)驗(yàn)證直至編程 FPGA 的流程實(shí)現(xiàn)高度自動(dòng)化。

本指南中的建議是來自多位專家級(jí)用戶多年的經(jīng)驗(yàn)總結(jié)。與傳統(tǒng)的 RTL 設(shè)計(jì)方法相比，該指南提供了下列改進(jìn)：

設(shè)計(jì)開發(fā)時(shí)間加快 4 倍；

衍生設(shè)計(jì)開發(fā)時(shí)間加快 10 倍；

結(jié)果質(zhì)量 (QoR) 提高 0.7 倍到 1.2 倍。

雖然本指南以大型復(fù)雜設(shè)計(jì)為重點(diǎn)，但所討論的實(shí)踐也適用于且已被成功地應(yīng)用到各種類型的設(shè)計(jì)中，包括：

數(shù)字信號(hào)處理：圖像處理 |視頻 |雷達(dá) |汽車

處理器加速

無線

存儲(chǔ)

控制系統(tǒng)

我是分割線

目 錄