動態(tài)

• 發(fā)布了文章 2024-06-08 08:13

  一文了解OrCAD 與 OrCAD X的區(qū)別

  

  1關(guān)鍵要點OrCADX是OrCAD平臺的下一代，為具有OrCAD經(jīng)驗的設(shè)計師和新設(shè)計師提供了許多功能，以改善布局工作流程和可制造性。OrCADX具有更直觀的用戶界面和久經(jīng)考驗的PCB設(shè)計能力，以獲得卓越的布局體驗從而縮短了學(xué)習(xí)過程。專注于用戶界面，使用OrCADX的設(shè)計師將花費更少的時間瀏覽導(dǎo)航工具欄和面板，從而提高效率。從OrCAD與OrCADX包括對3D

  orcad PCB設(shè)計 信號仿真

  4.4k瀏覽量

• 發(fā)布了文章 2024-06-08 08:13

  Allegro X 23.11 版本更新 - 亮點概要

  

  近日，AllegroX軟件最新發(fā)布了一系列的產(chǎn)品更新（23.1.1release）。本文將通過圖文形式讓您深入了解AllegroXSystemCapture、AllegroXPCBEditor、AllegroXPulse產(chǎn)品的新功能及用法，助力您提升設(shè)計質(zhì)量和設(shè)計效率。點擊文末閱讀原文，可查看視頻演示！AllegroXSystemCapture系統(tǒng)及原理圖設(shè)

  allegro MTBF pcb PCB

  2.9k瀏覽量

• 發(fā)布了文章 2024-05-25 08:13

  224G 系統(tǒng)需要多大的 ASIC 封裝尺寸？

  

  隨著電子設(shè)備越來越先進(jìn)，集成電路封裝尺寸也變得越來越小，但這不僅僅是為了提高引腳密度。較高的引腳密度對于具有許多互連的高級系統(tǒng)非常重要，但在更高級的網(wǎng)絡(luò)器件中，還有一個重要的原因是要為這些系統(tǒng)中運(yùn)行的互連器件設(shè)定帶寬限制。224G系統(tǒng)和IP正在從概念過渡到商業(yè)產(chǎn)品，這意味著封裝設(shè)計需要滿足這些系統(tǒng)的帶寬要求。封裝中的“高帶寬”并不是一個新概念，而且封裝設(shè)計人

  asic MMIC 封裝 集成電路

  1.5k瀏覽量

• 發(fā)布了文章 2024-05-25 08:12

  2024 Allegro X 23.1.1 版本更新——亮點概要

  

  近日，AllegroX軟件最新發(fā)布了一系列的產(chǎn)品更新（23.1.1）。接下來，我們將陸續(xù)介紹各個產(chǎn)品更新亮點。之后每周更會通過實例講解、視頻演示讓您詳細(xì)、深入了解AllegroXSystemCapture、AllegroXPCBEditor、AllegroXPulse產(chǎn)品的新功能及用法，助力您提升設(shè)計質(zhì)量和設(shè)計效率。點擊下方圖片或在微信后臺回復(fù)關(guān)鍵詞“23.

  allegro pcb PCB 電路設(shè)計

  1.4w瀏覽量

• 發(fā)布了文章 2024-05-25 08:12

  如何使用Cadence SPB 23.1進(jìn)行設(shè)計復(fù)用

  

  所謂設(shè)計復(fù)用，就是在電子電路設(shè)計中將已有的、經(jīng)過驗證的設(shè)計功能模塊，形成專有的、可在不同的電子產(chǎn)品中重復(fù)使用的IP，將這部分IP以原理圖和PCB板圖形式應(yīng)用于新的設(shè)計中，以提高設(shè)計效率

  Cadence Vcc 電子電路設(shè)計

  6.7k瀏覽量

• 發(fā)布了文章 2024-05-18 08:12

  一文掌握集成電路封裝熱仿真要點

  

  本文要點要想準(zhǔn)確預(yù)測集成電路封裝的結(jié)溫和熱阻，進(jìn)而優(yōu)化散熱性能，仿真的作用舉足輕重。準(zhǔn)確的材料屬性、全面的邊界條件設(shè)置、真實的氣流建模、時域分析以及實證數(shù)據(jù)驗證是成功進(jìn)行集成電路封裝熱仿真的關(guān)鍵。要實現(xiàn)高效傳熱，必須了解并管理集成電路封裝的熱阻ΘJA、ΘJC和ΘJB。要想確保集成電路的可靠性，有必要了解封裝的熱特性。要將器件結(jié)溫保持在允許的最大限值以下，集成

  封裝 熱阻 集成電路

  3.1k瀏覽量

• 發(fā)布了文章 2024-05-11 08:12

  利用 Cadence Optimality 智能引擎突破人工仿真瓶頸

  

  不可避免的，設(shè)計與制造硅芯片是一個日益復(fù)雜、耗時且昂貴的過程。該過程中每一個步驟都需要做決策：在這個特定關(guān)頭該投入多少時間或預(yù)算，才能確保完成整個設(shè)計流程時，芯片能盡可能有效率地運(yùn)作并且避免代價高昂的錯誤？而若想要實現(xiàn)一次就成功的設(shè)計，精確的電磁（EM）仿真是關(guān)鍵步驟──這也是最耗費時間的步驟，因此Cadence打造了Clarity3DSolver工具，具備

  Cadence 仿真 電磁仿真

  1.8k瀏覽量

• 發(fā)布了文章 2024-05-11 08:12

  基于PSpice-SLPS接口的開關(guān)電源應(yīng)用設(shè)計

  

  概述電源系統(tǒng)電路，例如用于開關(guān)電源或電機(jī)控制系統(tǒng)的電路，可分為兩部分：通過電源開關(guān)裝置開/關(guān)電流或電壓的電路，以及帶有集成電路和其他部件的控制電路。當(dāng)利用SPICE等電路模擬器對整個系統(tǒng)進(jìn)行建模時，需要將所有控制設(shè)備渲染為電氣元件，從而使電路變得復(fù)雜。因此，設(shè)計電路需要浪費大量的時間，而不是用在設(shè)計的早期階段驗證需要重點關(guān)注的關(guān)鍵點。元素數(shù)量的增加可能會增加

  SLPS 開關(guān)電源 接口

  2.9k瀏覽量

• 發(fā)布了文章 2024-04-29 08:12

  如何省時省力地優(yōu)化差分對過孔過渡？

  

  科技已成為我們生活中不可或缺的一部分且正在不斷改變我們的世界。正因如此，系統(tǒng)設(shè)計變得更加復(fù)雜，為了確保性能、功能和可靠性，設(shè)計的仿真參數(shù)不斷增加。優(yōu)化擁有眾多仿真參數(shù)的設(shè)計是一項極具挑戰(zhàn)性的工作，設(shè)計人員對此深有體會，因為這項任務(wù)需要耗費大量的計算資源、時間和成本。最終，這種方法將難以為繼。試想一下，假設(shè)一項設(shè)計仿真有10個可控制的參數(shù)，而每個參數(shù)有10個可

  AI 人工智能 機(jī)器學(xué)習(xí)

  1.3k瀏覽量

• 發(fā)布了文章 2024-04-29 08:12

  基于PSpice System Option接口的直流電機(jī)控制系統(tǒng)設(shè)計

  

  概述基于仿真速度和結(jié)果精度之間的權(quán)衡，在設(shè)計的第一階段使用高精度模型不是一種有效的方法。高精度模型會使仿真速度變的非常慢，建議在設(shè)計過程中的每個階段使用合適的模型?？赡軙l(fā)現(xiàn)，合適的模型會更容易優(yōu)化系統(tǒng)參數(shù)。本文將用實例的方式演示以分段建模的方式優(yōu)化直流電機(jī)控制系統(tǒng)。直流電機(jī)控制系統(tǒng)下面是直流電機(jī)控制系統(tǒng)的示意圖：圖1直流電機(jī)控制系統(tǒng)該圖由定子或勵磁繞組組成

  模型 電機(jī)控制 直流電機(jī)

  1.8k瀏覽量