文章
-
利用 Cadence Optimality 智能引擎突破人工仿真瓶頸2024-05-11 08:12
不可避免的，設(shè)計(jì)與制造硅芯片是一個(gè)日益復(fù)雜、耗時(shí)且昂貴的過(guò)程。該過(guò)程中每一個(gè)步驟都需要做決策：在這個(gè)特定關(guān)頭該投入多少時(shí)間或預(yù)算，才能確保完成整個(gè)設(shè)計(jì)流程時(shí)，芯片能盡可能有效率地運(yùn)作并且避免代價(jià)高昂的錯(cuò)誤？而若想要實(shí)現(xiàn)一次就成功的設(shè)計(jì)，精確的電磁（EM）仿真是關(guān)鍵步驟──這也是最耗費(fèi)時(shí)間的步驟，因此Cadence打造了Clarity3DSolver工具，具備 -
基于PSpice-SLPS接口的開(kāi)關(guān)電源應(yīng)用設(shè)計(jì)2024-05-11 08:12
概述電源系統(tǒng)電路，例如用于開(kāi)關(guān)電源或電機(jī)控制系統(tǒng)的電路，可分為兩部分：通過(guò)電源開(kāi)關(guān)裝置開(kāi)/關(guān)電流或電壓的電路，以及帶有集成電路和其他部件的控制電路。當(dāng)利用SPICE等電路模擬器對(duì)整個(gè)系統(tǒng)進(jìn)行建模時(shí)，需要將所有控制設(shè)備渲染為電氣元件，從而使電路變得復(fù)雜。因此，設(shè)計(jì)電路需要浪費(fèi)大量的時(shí)間，而不是用在設(shè)計(jì)的早期階段驗(yàn)證需要重點(diǎn)關(guān)注的關(guān)鍵點(diǎn)。元素?cái)?shù)量的增加可能會(huì)增加 -
如何省時(shí)省力地優(yōu)化差分對(duì)過(guò)孔過(guò)渡？2024-04-29 08:12
科技已成為我們生活中不可或缺的一部分且正在不斷改變我們的世界。正因如此，系統(tǒng)設(shè)計(jì)變得更加復(fù)雜，為了確保性能、功能和可靠性，設(shè)計(jì)的仿真參數(shù)不斷增加。優(yōu)化擁有眾多仿真參數(shù)的設(shè)計(jì)是一項(xiàng)極具挑戰(zhàn)性的工作，設(shè)計(jì)人員對(duì)此深有體會(huì)，因?yàn)檫@項(xiàng)任務(wù)需要耗費(fèi)大量的計(jì)算資源、時(shí)間和成本。最終，這種方法將難以為繼。試想一下，假設(shè)一項(xiàng)設(shè)計(jì)仿真有10個(gè)可控制的參數(shù)，而每個(gè)參數(shù)有10個(gè)可 -
基于PSpice System Option接口的直流電機(jī)控制系統(tǒng)設(shè)計(jì)2024-04-29 08:12
概述基于仿真速度和結(jié)果精度之間的權(quán)衡，在設(shè)計(jì)的第一階段使用高精度模型不是一種有效的方法。高精度模型會(huì)使仿真速度變的非常慢，建議在設(shè)計(jì)過(guò)程中的每個(gè)階段使用合適的模型。可能會(huì)發(fā)現(xiàn)，合適的模型會(huì)更容易優(yōu)化系統(tǒng)參數(shù)。本文將用實(shí)例的方式演示以分段建模的方式優(yōu)化直流電機(jī)控制系統(tǒng)。直流電機(jī)控制系統(tǒng)下面是直流電機(jī)控制系統(tǒng)的示意圖：圖1直流電機(jī)控制系統(tǒng)該圖由定子或勵(lì)磁繞組組成 -
利用基于 AI 的優(yōu)化技術(shù)讓高速信號(hào)問(wèn)題迎刃而解2024-04-20 08:12
系統(tǒng)設(shè)計(jì)領(lǐng)域充滿(mǎn)變數(shù)，確保信號(hào)完好無(wú)損地到達(dá)目的地還只是冰山一角。隨著封裝密度不斷提高、PCB線路不斷細(xì)化以及頻率不斷飆升，這些錯(cuò)綜復(fù)雜的問(wèn)題也在不斷演變，需要綜合運(yùn)用電氣、機(jī)械、電磁和熱動(dòng)力學(xué)方面的專(zhuān)業(yè)知識(shí)。為了應(yīng)對(duì)日益增長(zhǎng)的復(fù)雜性和細(xì)微差別，系統(tǒng)需要達(dá)到最佳性能。而要實(shí)現(xiàn)這一目標(biāo)，設(shè)計(jì)人員在發(fā)揮聰明才智的同時(shí)，還要借助機(jī)器的計(jì)算能力。遺憾的是，不同學(xué)科猶 -
采用 Celsius PowerDC 仿真分析8層高速核心板的IR Drop和過(guò)孔電流2024-04-20 08:12
介紹當(dāng)前數(shù)字系統(tǒng)的核心供電電壓越來(lái)越低，而總的工作電流和布線密度則越來(lái)越大，從而導(dǎo)致直流問(wèn)題日益突出。為了設(shè)計(jì)一個(gè)穩(wěn)定可靠的電源系統(tǒng)，PI仿真中的IRDrop直流壓降仿真已被視作高速電路設(shè)計(jì)過(guò)程中不可或缺的環(huán)節(jié)之一。IRDrop指的是電源和地網(wǎng)絡(luò)上電壓的下降或者升高的一種現(xiàn)象，是指電路在直流工作時(shí)由直流電阻造成的電壓降。當(dāng)前芯片的制作工藝已突破到納米級(jí)別，同 -
生成式 AI 進(jìn)入模型驅(qū)動(dòng)時(shí)代2024-04-13 08:12
隨著ChatGPT和大型語(yǔ)言模型(LLM)呈現(xiàn)爆炸式增長(zhǎng)，生成式人工智能(GenerativeAI)成為近來(lái)的一大熱詞。由此引發(fā)了一場(chǎng)爭(zhēng)論：哪種AI模型使用的訓(xùn)練參數(shù)最多？與此同時(shí)，更多人意識(shí)到，需要針對(duì)特定的應(yīng)用對(duì)模型進(jìn)行更廣泛的訓(xùn)練。因此，只要說(shuō)到“生成式AI”這個(gè)詞，我們很自然地就會(huì)聯(lián)想到要使用經(jīng)過(guò)訓(xùn)練的模型。但是，生成式AI的起源和含義可以追溯到業(yè)界 -
一文解讀PSpice中的收斂性問(wèn)題及其相關(guān)因素2024-04-13 08:12
前言：耀創(chuàng)科技U-Creative|CadenceChannelPartner在幫助客戶(hù)解答PSpice軟件使用問(wèn)題超過(guò)15年，客戶(hù)經(jīng)常會(huì)提到仿真收斂性問(wèn)題，因此，通過(guò)發(fā)表此文詳解PSpice中的收斂性問(wèn)題及其與之相關(guān)因素，希望對(duì)各位有所幫助，文章如有未詳盡表述清楚的地方，請(qǐng)指正。在PSpice中進(jìn)行電路仿真時(shí)，常會(huì)遇到仿真不收斂的問(wèn)題（簡(jiǎn)稱(chēng)收斂性問(wèn)題）。當(dāng) -
Cadence 總裁：緊握 AI 這把鑰匙，敲開(kāi)未來(lái)取勝之門(mén)2024-04-05 08:11
3月20日，SEMICON/FPDChina2024開(kāi)幕主題演講在上海浦東嘉里大酒店隆重舉行。本次開(kāi)幕主題演講匯集了眾多全球行業(yè)領(lǐng)袖，演講嘉賓們向現(xiàn)場(chǎng)觀眾分享了全球產(chǎn)業(yè)格局和技術(shù)市場(chǎng)趨勢(shì)等方面的最新觀點(diǎn)。其中，Cadence總裁兼首席執(zhí)行官AnirudhDevgan博士以“如何在人工智能驅(qū)動(dòng)時(shí)代取得成功”為主題，向與會(huì)者闡述了AI對(duì)企業(yè)目前產(chǎn)品矩陣不斷完善的 -
如何使用Allegro PCB Editor進(jìn)行拼版加工數(shù)據(jù)輸出2024-04-05 08:11