誤差源

　　要為任何帶隙電壓參考實(shí)現(xiàn)良好的精確度，必須定義總體精度誤差的主要形成因素［4］。以下是所推薦架構(gòu)的最大誤差源：

　　● 放大器失調(diào)電壓

　　● 電阻器 R1 與 R2 之間的不匹配

　　● 雙極性晶體管的飽和電流不匹配

　　● 電阻器 R1、R2 和 R3 的變化

　　放大器失調(diào)電壓

　　放大器失調(diào)電壓對(duì)于參考電壓精確度來說很關(guān)鍵，因?yàn)樗ㄟ^與發(fā)射-基極電壓差相同的方式放大。盡管我們可以通過增大雙極性晶體管的面積比來減少對(duì)放大器失調(diào)電壓的影響，但由于電壓差具有對(duì)數(shù)尺度，因此我們會(huì)受到這個(gè)比例的合理值限制。在本例中，我們選擇的比例為 24。

　　對(duì)放大器失調(diào)電壓影響最大的是輸入級(jí)晶體管閥值電壓變化。它可通過增大放大器輸入對(duì)的尺寸來改善（公式 6）。

　　電阻器R1與R2之間的不匹配

　　電阻器R1與R2之比可定義公式5中正溫度系數(shù)項(xiàng)的增益。為了讓該增益系數(shù)準(zhǔn)確，我們使用較大面積單位電阻器。使用特殊的電阻器布局，可實(shí)現(xiàn)0.1%的誤差比例精度。

　　雙極性晶體管的電阻器與飽和電流的變化

　　這兩種變化會(huì)導(dǎo)致雙極性晶體管的基極-發(fā)射極電壓Veb發(fā)生偏移?；鶚O-發(fā)射極電壓可按公式7確定：

　　其中，I是發(fā)射極電流，IS是雙極性晶體管的飽和電流。引起IS變化的主要原因是Q1和Q2晶體管面積的不匹配以及雜質(zhì)濃度的變化。

　　電阻器R1的變化可影響通過晶體管Q2的電流I的絕對(duì)值，它是負(fù)溫度系數(shù)項(xiàng)VEB的一部分。

　　電阻器R2和R3分別可確定通過Q1和Q2的電流值。R2和R3的變化可導(dǎo)致參考電壓（公式5）的正溫度系數(shù)不準(zhǔn)確。不過，可通過對(duì)電阻器R2與R3進(jìn)行良好匹配來降低該變化所引起的誤差。

　　高PSRR帶隙電壓參考電路

　　由于上述傳統(tǒng)電壓參考架構(gòu)的所有缺點(diǎn)，我們建議采用改進(jìn)的電壓參考，它是帶隙電壓參考與低壓降穩(wěn)壓器的整合解決方案（圖6）。

　　圖 6. 帶隙電壓參考結(jié)合低壓降穩(wěn)壓器的方框圖

　　該示例中的輸出電壓可由公式8確定：

　　VREF節(jié)點(diǎn)既是帶隙參考的輸出節(jié)點(diǎn)，同時(shí)也是帶隙核心電路的電源線。這有助于我們通過LDO保護(hù)帶隙核心電路免受電源電壓紋波影響。

　　要獲得小靜態(tài)電流，電阻器R1、R2、R3 和R4的值就會(huì)比較大，推薦電路的電阻為8MΩ。這可使通過Q1和Q2的電流降低至40nA。推薦架構(gòu)的整體靜態(tài)電流為250nA。除此之外，我們還可采用一款靜態(tài)電流為 100nA 的偏置電流電源。

　　偏置電流電路

　　所推薦的偏置電流電路基于一種著名的電路結(jié)構(gòu)（如圖7所示），在參考文獻(xiàn)5［5］ 中有詳細(xì)介紹。

　　在該電路中，兩個(gè)N型晶體管M5和M7構(gòu)成第一個(gè)增益為S7/S5 的電流鏡，而兩個(gè)P型晶體管M4和M6則構(gòu)成第二個(gè)增益為S4/S6的電流鏡，其中S4、S5、S6 和 S7是相應(yīng)晶體管的面積。

　　偏置發(fā)生器通常不需要特別啟動(dòng)電路，這可減少靜態(tài)電流和占用面積。如果電流足夠小，電阻R就可以忽略。由M5/M7和M4/M6構(gòu)成的兩個(gè)電流鏡可互連成一個(gè)閉環(huán)。

　　該環(huán)路增益大于單位增益，因此兩個(gè)分支中的電流都會(huì)增大，直至達(dá)到均衡為止。這將由電阻R的壓降定義，可表示為公式9：

　　圖 7. 具有動(dòng)態(tài)啟動(dòng)電流的偏置生成器

　　要加快啟動(dòng)速度并避免可能的漏電影響，可使用一款附加啟動(dòng)電路。晶體管M0可作為具有極大電阻的橫向雙極性NPN晶體管使用，其可最大限度地降低啟動(dòng)電流。電容器C不僅可在電路加電時(shí)提供快速瞬態(tài)啟動(dòng)，而且還可防止啟動(dòng)電路發(fā)生振蕩。在啟動(dòng)之后，電路由晶體管M2阻斷。偏置模塊的偏置電流是40nA?？偭骱氖?0nA。

　　驗(yàn)證結(jié)果

　　所推薦帶隙參考不僅可用于超低噪聲、高PSRR的低壓降穩(wěn)壓器，而且還可采用CMOS 9T5V技術(shù)實(shí)施。PSRR 值如圖8所示，輸出電壓精度的蒙特卡洛溫度變化仿真結(jié)果如圖9所示。測(cè)量結(jié)果請(qǐng)參見表1。

　　圖 8. 電壓參考源的PSRR

　　圖 9. 輸出電壓精度

　　表 1. 測(cè)量數(shù)據(jù)

　　總結(jié)

　　我們不僅介紹了采用CMOS9T5V 0.18μm工藝實(shí)施的、高PSRR的極低功耗帶隙電壓參考，而且還詳細(xì)介紹了最大限度降低功耗和最大限度提高PSRR的設(shè)計(jì)條件。將帶隙電壓參考與低壓降穩(wěn)壓器相結(jié)合，可在100Hz下獲得93dB的高PSRR。該電路的最大靜態(tài)電流僅為250nA，是超低功耗應(yīng)用最具吸引力的選擇。