在數(shù)字電路中，只有二種狀態(tài)，要么是高電平，要么是低電平，在通電初期，這些輸出狀態(tài)是不確定的，為了使電路確定狀態(tài)，必需使用上拉電阻或下拉電阻，使一個(gè)原來(lái)不確定電平變高的叫上拉電阻，否則就是下拉電阻，上拉電阻就是從電源上接一只電阻到這個(gè)狀態(tài)口上就可以了，（就是把高的電壓加到這個(gè)點(diǎn)上去，這個(gè)點(diǎn)的電位就高了）下拉電阻的接法，從這個(gè)狀態(tài)口接一只電阻到負(fù)極（或數(shù)字接地），因電路形式與類別不同，當(dāng)輸入端有信號(hào)，這種變化會(huì)反應(yīng)到輸出口，從輸出口得到了一個(gè)狀態(tài)，本來(lái)應(yīng)該完成任務(wù)了，但這會(huì)兒輸入口已沒(méi)信號(hào)了，可輸出端還是這個(gè)狀態(tài)（這個(gè)人習(xí)慣不好，開(kāi)門后總是不關(guān)門，加一只彈簧，（電阻）讓它自己關(guān)門，）這時(shí)候也要用到上下拉電阻，這里有復(fù)位的作用。

　　上拉電阻如何拉高電平

　　假設(shè)端口用二只電阻來(lái)表示（等效），根據(jù)歐姆定律，其端口電壓必為2.5V，將紅色上拉電阻接入后，端口電壓必然上升，這樣就可以算出現(xiàn)在的端口電壓了，1K與10K是并聯(lián)關(guān)系，得出其阻值一定會(huì)少于1K，那么相當(dāng)于1K與下面10K電阻是串聯(lián)關(guān)系，流過(guò)他們的電流是一樣的，于是10K二端的電壓升高，端口電壓也升高，具體大家可以自己算。

　　上圖中紅圈中那個(gè)電阻是下拉電阻嗎？但是它沒(méi)和任何東西并聯(lián)呀，是在引腳和地之間直接串聯(lián)的？

　　那個(gè)是用于電路啟動(dòng)的電阻，電路工作時(shí)建立自身的工作狀態(tài)，并不是上拉或下拉電阻，類似單片上電工作，都要有個(gè)復(fù)位過(guò)程，但與復(fù)位有點(diǎn)區(qū)別，一旦復(fù)位后，這個(gè)電路就可以看作沒(méi)用了，即使拿掉也不會(huì)影響單片機(jī)工作，而這個(gè)是一直是要接入的，對(duì)于上拉電阻與下拉電阻來(lái)說(shuō)，只針對(duì)輸入端口與輸出端口，其他都不算，在電路中，有時(shí)候有多余的端口沒(méi)用，為了是電路更穩(wěn)定工作，會(huì)接一只上拉電阻或下拉電阻，具體還要看電路，不能一看到電阻的一只腳與IC相連，另一只腳與電源或地相連就認(rèn)為是上拉電阻或下拉電阻。

　　上拉就是將不確定的信號(hào)通過(guò)一個(gè)電阻嵌位在高電平，電阻同時(shí)起限流作用。下拉同理。

　　上拉是對(duì)器件注入電流，下拉是輸出電流。

　　如圖，IC內(nèi)部有個(gè)等效開(kāi)關(guān)，導(dǎo)通阻抗很小，關(guān)斷阻抗很大；

　　比如上拉R=10KOHM， 內(nèi)部開(kāi)關(guān)導(dǎo)通阻抗100OHM的時(shí)候，輸出電壓就是是1/100的VCC，基本就可以認(rèn)為是低電位。內(nèi)部開(kāi)關(guān)關(guān)斷阻抗10Mohm的時(shí)候，輸出電壓就是999/1000的VCC，基本就可以認(rèn)為是高電位。

　　上下拉電阻的作用：

　　1、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。

　　2、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

　　3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。

　　4、OC門電路必須加上拉電阻，以提高輸出的高電平值。5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。

　　6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

　　7、長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

　　上拉電阻阻值的選擇原則：

　　1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。

　　2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠??；電阻小，電流大。

　　3、對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。

　　綜合考慮，通常在1k到10k之間選取。對(duì)下拉電阻也有類似道理。