74ls192和74ls160同為十進(jìn)制計(jì)數(shù)器，這兩者之間有些什么區(qū)別呢？本文對(duì)這兩款十進(jìn)制計(jì)數(shù)器進(jìn)行了介紹。

74ls192介紹

74LS192是雙時(shí)鐘方式的十進(jìn)制可逆計(jì)數(shù)器。（bcd，二進(jìn)制）。

CPU為加計(jì)數(shù)時(shí)鐘輸入端，CPD為減計(jì)數(shù)時(shí)鐘輸入端。

LD為預(yù)置輸入控制端，異步預(yù)置。

CR為復(fù)位輸入端，高電平有效，異步清除。

CO為進(jìn)位輸出：1001狀態(tài)后負(fù)脈沖輸出，

BO為借位輸出：0000狀態(tài)后負(fù)脈沖輸出。

74ls192引腳圖：

74ls192功能表：

74ls160介紹

·用于快速計(jì)數(shù)的內(nèi)部超前進(jìn)位

·用于n 位級(jí)聯(lián)的進(jìn)位輸出

·同步可編程序

·有置數(shù)控制線

·二極管箝位輸入

·直接清零

·同步計(jì)數(shù)

74ls160是十進(jìn)制計(jì)數(shù)器，也就是說它只能記十個(gè)數(shù)從0000-1001（0-9）到9之后再來時(shí)鐘就回到0，首先是clk，這是時(shí)鐘。之后是rco，這是輸出，MR是復(fù)位低電頻有效（圖上接線前面花圈的都是低電平有效）load是置數(shù)信號(hào)，當(dāng)他為低電平時(shí)，在始終作用下讀入D0到D3。為了使161正常工作ENP和ENT接1另外D0到D3是置數(shù)端Q0到Q3是輸出端。

這種同步可預(yù)置十進(jìn)計(jì)數(shù)器是由四個(gè)D型觸發(fā)器和若干個(gè)門電路構(gòu)成，內(nèi)部有超前進(jìn)位，具有計(jì)數(shù)、置數(shù)、禁止、直接（異步）清零等功能。對(duì)所有觸發(fā)器同時(shí)加上時(shí)鐘，使得當(dāng)計(jì)數(shù)使能輸入和內(nèi)部門發(fā)出指令時(shí)輸出變化彼此協(xié)調(diào)一致而實(shí)現(xiàn)同步工作。這種工作方式消除了非同步（脈沖時(shí)鐘）計(jì)數(shù)器中常有的輸出計(jì)數(shù)尖峰。緩沖時(shí)鐘輸入將在時(shí)鐘輸入上升沿觸發(fā)四個(gè)觸發(fā)器。

這種計(jì)數(shù)器是可全編程的，即輸出可預(yù)置到任何電平。當(dāng)預(yù)置是同步時(shí)，在置數(shù)輸入上將建立一低電平，禁止計(jì)數(shù)，并在下一個(gè)時(shí)鐘之后不管使能輸入是何電平，輸出都與建立數(shù)據(jù)一致。清除是異步的（直接清零），不管時(shí)鐘輸入、置數(shù)輸入、使能輸入為何電平，清除輸入端的低電平把所有四個(gè)觸發(fā)器的輸出直接置為低電平。

超前進(jìn)位電路無須另加門，即可級(jí)聯(lián)出n位同步應(yīng)用的計(jì)數(shù)器。它是借助于兩個(gè)計(jì)數(shù)使能輸入和一個(gè)動(dòng)態(tài)進(jìn)位輸出來實(shí)現(xiàn)的。兩個(gè)計(jì)數(shù)使能輸入（ENP和ENT）計(jì)數(shù)時(shí)必須是高電平，且輸入ENT必須正反饋，以便使能動(dòng)態(tài)進(jìn)位輸出。因而被使能的動(dòng)態(tài)進(jìn)位輸出將產(chǎn)生一個(gè)高電平輸出脈沖，其寬度近似等于QA輸出高電平。此高電平溢出進(jìn)位脈沖可用來使能其后的各個(gè)串聯(lián)級(jí)。使能ENP和ENT輸入的跳變不受時(shí)鐘輸入的影響。

電路有全獨(dú)立的時(shí)鐘電路。改變工作模式的控制輸入（使能ENP、ENT或清零）縱使發(fā)生變化，直到時(shí)鐘發(fā)生為止，都沒有什么影響。計(jì)數(shù)器的功能（不管使能、不使能、置數(shù)或計(jì)數(shù)）完全由穩(wěn)態(tài)建立時(shí)間和保持時(shí)間所要求的條件來決定。

74ls160邏輯圖

總結(jié)

74ls192和74ls160同為十進(jìn)制計(jì)數(shù)器，但是74ls192是雙時(shí)鐘方式的十進(jìn)制可逆計(jì)數(shù)器，而74ls160是同步十進(jìn)制計(jì)數(shù)器（直接清零）。