摘要：

　　飛思卡爾Kinetis MCU系列是一款高度集成、低功耗32位微處理器，基于ARM Cortex M4內核并擁有面向工業(yè)控制和多市場業(yè)務的內置DSP功能。Kinetis MCU采用Cadence模擬混合信號驗證平臺。本文將主要介紹Kinetis MCU混合信號的驗證策略和挑戰(zhàn)，其中包括混合信號建模、連接驗證、混合信號VIP、混合信號功率驗證和混合信號覆蓋范圍。

　　1 介紹

　　飛思卡爾Kinetis MCU系列是一款高度集成、低功耗32位微處理器，基于ARM Cortex M4內核并擁有面向工業(yè)控制和多市場業(yè)務的內置DSP功能。該產品是一大創(chuàng)新成果，是飛思卡爾邁出的重要一步。

　　Kinetis擁有多個復雜的混合信號IP。這些IP擁有多種不同的模式和設置，可支持多個電源。模擬部分可與數字部分以及其他模擬設計緊密合作。從模擬IP的角度來看，與性能需求相比，該IP功能變得越來越重要。從片上系統的角度來看，由于設計復雜，很難發(fā)現隱藏的錯誤。

　　鑒于以上幾點，kinetis產品采用了最新的數?；旌闲盘栻炞C方法學。Verilog-AMS語言為模擬IP建模，采用了Cadence AMS designer驗證平臺進行仿真。

　　本文包括4部分：第一部分為背景介紹，第二部分為Kinetis MCU混合信號驗證方法概述，第三部分為Kinetis MCU混合信號驗證在AMS建模、AMS VIP、連接性驗證、功率驗證和AMS覆蓋范圍所面臨的挑戰(zhàn)。

　　2 設計與實施

　　2.1 AMS Designer

　　Cadence Virtuoso® AMS Designer是一款靈活的混合信號模擬器，它可以連接高級模擬和數字環(huán)境，從而實現無縫的混合信號模擬和驗證。它將數字NC-Sim引擎與4款流行的MMSIM模擬引擎（Spectre、SpectreRF、APS® 和UltraSim®）相結合。根據設計特性，為設計人員提供他們所需的仿真結果。

　　AMS designer集成了面向混合信號驗證的Virtuoso全定制環(huán)境和面向在數字驗證環(huán)境中的用于混合信號驗證的Cadence敏捷型功能驗證平臺。它可支持向下算法，從而在早期設計周期中迅速檢測到設計錯誤，并采用混合信號硬件描述語言來加快仿真速度。

　　2.2混合信號驗證的策略和方法

　　驗證采用了軟硬件協同仿真方法

　　SoC測試平臺是建立在基于C語言的定向測試案例、??基于系統Verilog的測試平臺組件，基于Verilog-AMS的測試平臺組件和基與system verilog的隨機約束激勵。驗證方法包括形式驗證、基于斷言的驗證、覆蓋驅動的隨機約束驗證方法。

　　2.3混合信號驗證的挑戰(zhàn)

　　在所有主要的設計挑戰(zhàn)中，混合信號驗證是最大的一個。對于絕大部分的芯片故障，大部分都是可以通過更好的驗證方法預防的。那么混合信號驗證最大的挑戰(zhàn)是什么？就是AMS建模、功耗驗證、驗證IP、連通性驗證、H/S協同仿真和覆蓋率。接下來將會詳細介紹Kinetis混合信號驗證是如何克服這些挑戰(zhàn)的。

　　2.3.1 混合信號驗證的挑戰(zhàn)之一 – 行為建模

　　AMS建模有一個共同的規(guī)則----建你所需要的模型，而不是你能建的模型。


　　本文選自電子發(fā)燒友網6月《智能工業(yè)特刊》Change The World欄目，轉載請注明出處。

　　永遠要平衡仿真的速度和精度。

　　有一些關于模型創(chuàng)建的簡約、精確、性能和可讀的若干準則。

　　·簡約，只針對必要的功能驗證建模。要在簡約和精確之間進行權衡，這需要寫模型的人、模擬設計人員和驗證工程師討論決定。應考慮到驗證要求和意圖。

　　·精確：不能精確表示電路行為的模型可能導致錯誤被疏忽。精確的建模所有數字邏輯是很重要的。模型應該根據存在/不存在適當的偏置電壓/電流和電源來啟動/停止操作。

　　·性能：AMS模型可能對仿真器性能產生負面影響。寫模型的人需要考慮仿真速度。

　　·可讀：模型很可能是其他模型的起點，所以要創(chuàng)建可讀的代碼，提供清楚的注釋是很重要的。

　　2.3.2 混合信號驗證的挑戰(zhàn)之二 – 連接性驗證

　　混合信號的第二大挑戰(zhàn)是連接性驗證。

　　混合信號驗證往往會發(fā)現三種類型的功能性錯誤。

　　實施許多設置的單個模擬模塊。 這些錯誤通常是控制邏輯上的微妙問題。設計者如果有太多的設置要測試，就很難發(fā)現。

　　連接性驗證的重點在模擬到模擬接口或數字到模擬接口上。大多情況下有兩種連接性錯誤：

　　1. 模塊間通信錯誤；這屬于雞生蛋蛋生雞的問題。舉例來說，低功率芯片上調節(jié)器依賴于共享偏置發(fā)生器的情況。如果偏置發(fā)生器本身依賴于調節(jié)器的輸出，那么這對組合可能永遠都無法啟動。

　　2. 數字電路，控制模擬，產生其輸入，或處理其輸出；或者是模擬和數字電路之間的接口。

　　大多數連接都有直接激勵和檢查器，對各個模擬模型來說，所有的輸入都直接傳送為輸出。

　　特殊情況下，應當應用基于斷言的驗證方法用于連接性驗證。

　　2.3.3 混合信號驗證的挑戰(zhàn)之三 – 驗證IP

　　第三個挑戰(zhàn)是驗證IP。幾個驗證IP是分別為各個IP創(chuàng)建的。最復雜的混合信號VIP是分段LCD VIP，支持64個模擬LCD引腳。分段LCD的驗證是采用混合信號驗證方法的最佳案例。VIP包括五個部分。 LCD影子寄存器、激勵發(fā)生器、波形監(jiān)視器、故障仿真器和覆蓋發(fā)生器。激勵發(fā)生器用于產生數字和模擬激勵，影子寄存器實時獲得LCD內部寄存器的值，波形監(jiān)視器自動檢查MCU邊界的LCD驅動波形，來自LCD驅動出來通過pad ring到MCU邊界的設計路徑也可驗證。故障仿真器相關于故障檢測功能。覆蓋發(fā)生器協助報告模擬信號的功能覆蓋，大大提高了混合信號驗證的質量。

　　本文選自電子發(fā)燒友網6月《智能工業(yè)特刊》Change The World欄目，轉載請注明出處。

　　2.3.4 混合信號驗證challenge4 – 功耗驗證

　　混合信號驗證的另一大挑戰(zhàn)是功耗驗證。Kinetis的功耗驗證采用了CPF方法。

　　CPF語言提供表示設計實現和驗證使用的工具所能理解的功率意圖。

　　基于CPF的低功耗驗證流程使其有能力在設計周期的早期RTL已準備就緒時驗證低功耗設計意圖。流程包括使用CPF進行靜態(tài)檢查和動態(tài)仿真。

　　這是Kinetis的功率域圖，功率域包括padring電源域、DGO電源域、SOG電源域、VDDA電源域、RTC電源域、USB電源域、FLASH電源域、雙口RAM電源域、SRAM電源域。

　　下面是可以通過動態(tài)CPF仿真來驗證的主要項目：

　　·電源開關關閉（PSO）行為

　　·設計邏輯錯誤斷電

　　·隔離規(guī)則：隔離值的正確性

　　·狀態(tài)保持功率門控（SRPG）規(guī)則

　　·正確的斷電供電順序

　　·內存電源關閉控制

　　Encounter® Conformal®低功耗軟件可以讓你在設計過程早期使用的正規(guī)技術（相對于仿真）來驗證芯片?？梢杂脕聿东@錯誤的功率意圖規(guī)范，比如隔離單元缺失/冗余、電平轉換器、或者控制信號無適當供電等，尤其是電平轉換器，在動態(tài)CPF仿真中非常難以驗證。也可以用來在每個驗證階段進行等效性檢查。

　　2.3.5 混合信號驗證底5大挑戰(zhàn) – 混合信號功能覆蓋

　　傳統上，覆蓋率是用以建立信任的一個維度，對于確保驗證計劃完整、設計經過盡可能徹底的驗證而言，這是一個安全網絡。覆蓋率指標是針對明示或暗示目標測量所收集的覆蓋率數據，通常以百分比表示。

　　目前混合信號驗證質量取決于混合信號驗證工程師的經驗。模擬信號的功能覆蓋迫切需要一種通用的方法。

　　AMS designer可以支持面向控制的PSL / SVA斷言，ICC也支持PSL斷言和覆蓋率指令。對于有幾個模擬IP在內的混合信號芯片，每個模擬IP都有自己的覆蓋模型。這些模型是獨特的，各有不同。

　　這些覆蓋模型是自動生成的，是模擬設計的仿真部分。

　　這些覆蓋模型有助于產生模擬信號的功能覆蓋報告，功能覆蓋報告100％應該是驗證流程一個強制要求，這樣可以消除不完整驗證可能帶來的錯誤。

　　本文選自電子發(fā)燒友網6月《智能工業(yè)特刊》Change The World欄目，轉載請注明出處。