正如汽車代替了馬車，電子郵件代替了普通郵件一樣，32位元微控制器（MCU）讓8位元MCU變得黯然失色。盡管未來8位元MCU朝向32位元MCU發(fā)展將會成為現(xiàn)實，但目前還沒那么容易實現(xiàn)。事實證明8位元MCU和32位元MCU仍是互補的技術，在一些方面各有千秋，而在其它方面的表現(xiàn)卻同樣出色。這其中的竅門在于厘清何種應用適合哪種MCU架構?！?/p>

　　本文比較了8位元MCU和32位元MCU的使用案例，可作為如何選擇這兩種MCU架構的指南使用。

　　本文大部分32位元范例將關注于ARM Cortex-M裝置，Cortex-M在不同MCU供應商產(chǎn)品組合中表現(xiàn)非常相似。由于8位元MCU有很多種架構，所以很難對8位元供應商之間進行類似的產(chǎn)品比較。為了進行比較，本文將使用廣泛應用、易于理解的8051 8位元架構。

　　事實上，「ARM Cortex和8051哪個比較好」不是個邏輯問題，反而像是在問「吉他和鋼琴哪個好」？真正要解決的問題是「哪種MCU最能幫助解決目前面臨的問題？」。

　　不同的任務須使用不同的工具，使用者目的是要了解「如何才能善用所擁有的工具」，包括8位元和32位元裝置。

　　對不同的裝置進行比較，須要對其進行測量。有很多建構工具可供選擇，本文盡量選擇一些認為能夠進行最公平的比較，且最能代表開發(fā)人員真實體驗的情境。

　　以下ARM資料是透過GCC+ nanoCLibrary和-03最佳化選項所生成。

　　此一比較試驗并不為任何一種裝置的代碼最佳化，只是簡單實現(xiàn)90%開發(fā)人員都會使用的常見代碼，并呈現(xiàn)普通開發(fā)人員所見到的結果，而不是理想狀態(tài)下的結果。當然，花費諸多時間、精力和財力去調(diào)整8051代碼使其表現(xiàn)勝過ARM是可能的，反之亦然，但一開始就選擇適合該項工作的最佳工具比費盡心力做最佳化簡單多了。

　　8位元MCU功效持續(xù)精進

　　在開始對架構進行比較前，要注意到并非所有的MCU都是一樣，這一點非常重要。

　　如果將基于ARM Cortex-M0+處理器的現(xiàn)代MCU與30年前的8051 MCU做對比，8051 MCU在性能上當然不會勝出。幸運的是，許多供應商一直對8位元處理器持續(xù)投資。

　　例如芯科實驗室（Silicon Labs）正持續(xù)更新基于8051核心的EFM8 MCU產(chǎn)品線，其效能比原始的8051架構更高，而且開發(fā)過程也已實現(xiàn)現(xiàn)代化。所以在許多應用中，8位元核心能夠容易彌補比M0+或M3核心不利的地方，甚至在一些方面性能更佳。

　　開發(fā)工具也很重要?，F(xiàn)代嵌入式韌體開發(fā)需要全功能IDE、現(xiàn)成的韌體庫、豐富的范例、完整的評估和入門套件，以及助手應用，以簡化硬體設定、資料庫管理和量產(chǎn)編程之類的工作。當MCU有了現(xiàn)代化的8位元核心和開發(fā)環(huán)境時，在很多情況下，這樣的MCU將超越基于ARM-Cortex的類似MCU。

　　以系統(tǒng)規(guī)模選擇MCU

　　第一個一般性原則是：ARM Cortex-M核心更適用于較大的系統(tǒng)規(guī)模（》64KB代碼），而8051裝置適用于較小的系統(tǒng)規(guī)模（《8KB代碼）。中等規(guī)模的系統(tǒng)可以選擇兩種方式，這取決于系統(tǒng)要執(zhí)行的任務。須要注意的是，在大多數(shù)情況下，周邊組合將會發(fā)揮重要作用。如果需要三個UART、一個LCD控制器、四個時脈和兩個ADC，使用者可能不會在8位元MCU上找到所有的周邊。

　　易用性與成本/尺寸之比較

　　對于中等規(guī)模的系統(tǒng)來說，使用任何一種架構都可以完成工作。但主要須考量是選擇ARM核心帶來的易用性，還是8051裝置帶來的成本和物理尺寸優(yōu)勢。

　　ARM Cortex-M架構具備統(tǒng)一的儲存模式，并在所有常見編譯器中支援完整的C99，這使得該架構非常易于寫韌體。此外，還可得到一系列資料庫和協(xié)力廠商代碼。

　　當然，這種易用性的代價就是成本。對于高復雜性、上市時間較短的應用或缺乏經(jīng)驗的韌體開發(fā)人員來說，易用性是個重要因素。

　　比起32位元MCU，8位元MCU的成本頗具優(yōu)勢。使用者經(jīng)常會發(fā)現(xiàn)內(nèi)建2KB/512B（Flash/RAM）的小容量8位元MCU，而卻很難找到低于8KB/2KB的32位元MCU。在不需要很多資源的系統(tǒng)中，儲存容量小的MCU能夠讓系統(tǒng)開發(fā)人員獲得顯著的成本降低。因此，對成本極為敏感或僅需較小儲存容量的應用，會更傾向于選擇8051解決方案。

　　8位元晶片通常也具備物理尺寸上的優(yōu)勢。例如Silicon Labs提供的最小32位元QFN封裝為4mm×4mm，而基于8051的8位元晶片的QFN封裝可小至2mm×2mm。

　　晶片級封裝（CSP）的8位元和32位元架構之間的差異較小，但卻使成本增加，且組裝較難。對于空間嚴格受限的應用來說，通常須要選擇8051裝置來滿足限制要求。

　　通用代碼/RAM效率易影響MCU成本

　　8051 MCU成本較低的主要原因之一是其使用Flash和RAM的效率通常比ARM Cortex-M核心更高，這允許系統(tǒng)采用更少資源實現(xiàn)。系統(tǒng)越大，這種影響就越小。

　　然而，這種8位元儲存資源的優(yōu)勢并不總是如此，這一點很重要。在某些情況下，ARM核心會像8051核心一樣高效或比其更高效。例如32位元運算在ARM MCU上僅需要一條指令，而在8051 MCU上則需要多條8位元指令。顯然，這種代碼在ARM架構上有更高的執(zhí)行效率。

　　ARM架構在Flash/RAM尺寸較小時的兩個主要缺點是代碼空間效率和RAM使用的可預測性。首要也是最明顯的問題是通用代碼空間效率。8051核心使用1位元組、2位元組或3位元組指令，而ARM核心使用2位元組或4位元組指令。

　　通常情況下，8051指令更小，但這一優(yōu)勢因實際上花費許多時間而受到削弱，ARM核心比8051在一條指令下??能做更多工作。32位元運算就是這樣一個范例。以實踐來說，指令寬度是能在8051上產(chǎn)生適度的更密集代碼。

　　代碼空間效率

　　在含有分散式存取變數(shù)的系統(tǒng)中，ARM架構的載入/儲存架構通常比指令寬度更為重要。試想訊號量的實現(xiàn)，一個變數(shù)需要在代碼周圍的多個不同位置進行減量（分配）或者增量（釋放）。ARM核心必須將變數(shù)載入到暫存器，對其進行操作并重新儲存，這需要三條指令。另一方面，8051核心可以直接在記憶體位置上進行操作，且僅需一條指令。隨著每次對變數(shù)完成工作量的增大，由載入/儲存而產(chǎn)生的消耗就變得微不足道。但對于每次僅完成一點工作的情況來說，載入/儲存能產(chǎn)生重要影響，讓8051獲得明顯的效率優(yōu)勢。

　　盡管訊號量在嵌入式軟體中并非常見結構，但簡單的計數(shù)器和標志卻廣泛應用于控制導向的應用中并發(fā)揮相同的作用。許多常見的MCU代碼都屬于這一類型。

　　另一個原因是ARM處理器比8051核心具有更多的自由使用堆疊。通常情況下，8051裝置針對每次函式呼叫僅在堆疊上儲存返回位址（2位元組），透過通常分配給堆疊的靜態(tài)變數(shù)處理大量的任務。在某些情況下，這會產(chǎn)生問題，因為這會造成函數(shù)預設不可重入。然而，這也意味著必須保留的堆疊空間很小，且完全可預測，這在RAM容量有限的MCU中至關重要。

　　舉個簡單的例子，試驗者設計了以下程式，然后測量funcB內(nèi)部的堆疊深度（圖1），發(fā)現(xiàn)M0+核心的堆疊用了四十八個位元組，而8051核心的堆疊僅用了十六個位元組。當然，8051核心還靜態(tài)配置了八個位元組的RAM，總共用了二十四個位元組。在較大的系統(tǒng)中，這個差異顯得微不足道，但是在僅有256位元組的ARM的系統(tǒng)中，這就變得很重要。

　　圖1 測量funcB內(nèi)部堆疊程式示意圖。

　　架構細節(jié)之考量

　　假設有基于ARM和基于8051的MCU各一個，配有所需的周邊，那么對于較大的系統(tǒng)或需要重點考慮易用性的應用來說，ARM裝置是更好的選擇。如果首要考量的是低成本/小尺寸，那么8051裝置將是更好的選擇。本文以下對于每種架構更擅長的應用進行更詳細的分析，同時也劃分出一般原則。

　　影響延時因素

　　兩種架構的中斷和函式呼叫延時存在很大差異，8051比ARM Cortex-M核心更快。

　　此外，高階周邊匯流排（APB）配備的周邊也會影響延時，這是因為資料必須透過APB和AMBA高性能匯流排（AHB）傳輸。最后，當使用高頻核心時脈時，許多基于Cortex-M的MCU需要分配APB時脈，這也增加了周邊延時。

　　試驗者做了個簡單的實驗，實驗中的中斷是透過I/O引腳觸發(fā)的。該中斷對引腳發(fā)出一些訊號，并根據(jù)引發(fā)中斷的引腳更新標志，之后再量測其部分參數(shù)的變化。圖2為此次32位元Cortex-M與8051對照實驗的程式碼與參數(shù)比較。

　　圖2 測試程式碼與所得結果參數(shù)

　　8051核心在中斷服務程式（ISR）進入和退出時顯示出優(yōu)勢。但是，隨著中斷服務程式（ISR）越來越大和執(zhí)行時間的增加，這些延遲將變得微不足道。和既有原則一致，系統(tǒng)越大，8051的優(yōu)勢越小。此外，如果中斷服務程式（ISR）涉及到大量資料移轉或大于8位元的整數(shù)資料運算，中斷服務程式（ISR）執(zhí)行時間的優(yōu)勢將轉向ARM核心。例如，一個采用新樣本更新16位元或32位元轉動平均（Rolling Average）的ADC ISR可能在ARM裝置上執(zhí)行的更快。

　　8051核心的基本功能是控制代碼，其中對于變數(shù)的存取是分散的，并且使用了許多控制邏輯（If、Case等）。8051核心在處理8位元資料時也是非常有效的，而ARM Cortex-M核心擅長資料處理和32位元運算。此外，32位元資料通道使得ARM MCU復制大的資料更加有效，因為它每次可以移動四個位元組，而8051每次僅能夠移動一個位元組。因此，那些主要把資料從一個地方移到另一個地方（例如UART到CRC或者到USB）的資料流處理應用更適合選擇基于ARM處理器的系統(tǒng)。

　　來做個簡單的實驗。試驗者編譯以下兩種架構的函數(shù)（公式1），變數(shù)大小為uint8_t、uint16_t和uint32_t。

　　 ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?……公式1

　　隨著資料量的增加，8051核心需要越來越多的代碼來完成這項工作，最終超過了ARM函數(shù)的大小。在16位元的情況下，代碼大小幾乎類似，在執(zhí)行速度上稍優(yōu)于32位元核心，因為相同代碼通常需要更少周期。還有一點很重要：只有采用最佳化的ARM編譯代碼時，這種比較才有效。未最佳化的代碼需要花費幾倍長的時間。

　　這并不意味著有大量資料移動或32位元運算的應用不應該選擇8051核心完成。

　　在許多情況下，其它方面的考量將超過ARM核心的效率優(yōu)勢，或者說這種優(yōu)勢是無關緊要的。舉例來說，考慮使用UART到SPI橋接器時，該應用花費大部分時間在周邊之間復制資料，而ARM核心會更高效地完成該任務。然而，這也是一個非常小的應用，可能放入到一個僅有2KB儲存容量的晶片就足夠了。

　　盡管8051核心效率較低，但它仍然有足夠的處理能力去處理該應用中的高資料速率。對于ARM裝置來說，可用的額外周期可能處于空閑回圈或「等待中斷」（WFI），等待下一個可用的資料到來。在這種情況下，8051核心仍然最有意義，因為額外的CPU周期是微不足道的，而較小的Flash封裝會節(jié)約成本。如果使用者要利用額外的周期去做些有意義的工作，那么額外的效率將是至關重要的，且效率越高越可能越有利于ARM核心。這個例子說明，清楚被開發(fā)系統(tǒng)所關注的環(huán)境中的各種架構優(yōu)勢是何等重要，而作出這個最佳的決定是簡單但卻重要的一步。

　　指標為8051特殊優(yōu)勢

　　8051裝置不像ARM裝置般統(tǒng)一的儲存映射，而是對存取碼（Flash）、IDATA（內(nèi)部RAM）和XDATA（外部RAM）有不同的指令。為了產(chǎn)生高效的代碼，8051代碼的指標會說明它指向什么空間。然而，在某些情況下，使用通用指標，可以指向任何空間，但是這種類型的指標是低效的存取。例如，將指標指向緩沖區(qū)并將該緩沖區(qū)資料輸出到UART的函數(shù)。如果指標是XDATA指標，那么XDATA陣列能被發(fā)送到UART，但在代碼空間中的陣列，首先需要被復制到XDATA。通用指標能同時指向代碼和XDATA空間，但速度較慢，并且需要更多的代碼來存取。

　　專用區(qū)域指標在大多情況下能發(fā)揮作用，但是通用指標在編寫使用情況未知的可重用代碼時非常靈活。如果這種情況在應用中很常見，那么8051就失去了其效率優(yōu)勢。

　　仔細評估了解MCU使用優(yōu)勢

　　本文已經(jīng)多次注意到，運算傾向于選擇ARM，而控制傾向于選擇8051，但沒有應用僅僅著眼于計算或控制，該怎樣才能定義各種應用，并計算出它的合適范圍呢？

　　本文考量一個由10%的32位元計算、25%的控制代碼和65%的一般代碼構成的假定應用時，其不能明確的歸成8或32位元類別。這個應用也更注重代碼空間而不是執(zhí)行速度，因為其并不需要所有可用的運算效能，并且必須為成本進行最佳化。

　　成本比應用速度更為重要的事實在一般代碼情形下將為8051核心帶來些微優(yōu)勢。此外，8051核心在控制代碼中有中間等級的優(yōu)勢。ARM核心在32位元計算方面占上風，但是這并非是很多應用所重視的?？剂康剿羞@些因素，這個特殊的應用選擇8051核心更加合適。

　　如果做一個細微的改變，假設該應用更關心執(zhí)行速度而非成本，那么通用代碼不會傾向于哪種架構，并且ARM核心在計算代碼中全面占有優(yōu)勢。在這種情況下，雖然有比計算更多的控制代碼，但是最后結果將相當均衡。顯然，在這個過程中有很多的評估，但是分解應用，然后評估每一元件的技術將能確保使用者了解，在哪種情況下哪種架構有更顯著的優(yōu)勢。

　　功耗影響須多方考量

　　當查閱資料手冊時，很容易根據(jù)功耗資料得到哪個MCU更佳的結論。雖然睡眠模式和工作模式電流性能在某些類型MCU上確實更佳，但是這一評估可能會非常容易產(chǎn)生誤導。

　　工作周期（在每個電源模式上分別占用多少時間）始終占據(jù)能耗的主導地位。除非兩個晶片的工作周期相同，否則資料手冊中的電流規(guī)格幾乎是沒有意義的。最適合應用需求的核心架構，通常具備更低的能耗。

　　假設有一個系統(tǒng)，在裝置被喚醒后添加一個16位元ADC樣本到轉動平均，然后返回到休眠狀態(tài)，直到獲取下一個樣本時才又被喚醒。該任務涉及到大量16位元和32位元計算。ARM裝置將能夠進行計算，并比8051裝置更快返回到休眠狀態(tài)，這會讓系統(tǒng)功耗更低，即使8051具備更好的睡眠和工作模式電流。當然，如果進行的任務更適合8051裝置，那么MCU能耗由于相同的原因而對系統(tǒng)有利。

　　周邊特性也能夠以類似的方式影響功耗。例如，大多數(shù)Silicon Labs的EFM32 32位元MCU具備低功耗的UART（LEUART），能夠在低功耗模式下接收資料，而卻只有兩個EFM8 MCU具備此功能。此周邊影響電源的工作周期，且在任何須要等待UART通訊的應用中，具備LEUART的EFM32 MCU都比缺乏LEUART的EFM8有利。遺憾的是，除了讓MCU供應商的現(xiàn)場應用工程師利用EFM8來解決問題，沒有簡單的指南來評估這些周邊因素。同時，系統(tǒng)設計人員還應了解各種MCU能耗模式下可完成的處理任務。

　　ARM/8051各有優(yōu)缺選擇合適工具為開發(fā)重點

　　如果考量到所有這些變數(shù)后，仍然不清楚哪些MCU架構是最好的選擇，那會如何？這表示，不管是8位元或是32位元都是很好的選擇，使用者使用哪種體系架構都不要緊。如果沒有明確的技術優(yōu)勢，那么過去的經(jīng)驗和個人喜好在MCU架構決定中也發(fā)揮很大的作用。此外，使用者也可以利用這個機會去評估可能的未來專案。如果大多數(shù)未來專案更適合ARM裝置，那么選擇ARM，如果未來項目更側重于降低成本和尺寸，那么就選擇8051。

　　8位元MCU仍然可以為嵌入式開發(fā)人員提供許多功能，并且越來越重視物聯(lián)網(wǎng)。當開發(fā)人員開始設計時，重要的是確保從工具箱中獲得合適的工具。實際上的難題是，不能僅僅依賴于PowerPoint資料中的一兩個要點就歸納出選擇MCU架構的結論。然而，一旦使用者有正確的資訊，并愿意花一點時間來實際試用產(chǎn)品，就不難作出最佳選擇。