基于PCIe的DMAEngine設(shè)計(jì)

　　通過(guò)DMA訪問(wèn)外部存儲(chǔ)器的最大優(yōu)勢(shì)在于CPU在配置完DMAEngine后可以繼續(xù)其他指令操作，DMAEngine會(huì)通過(guò)請(qǐng)求PCIe總線中斷的方式，來(lái)完成數(shù)據(jù)傳輸。本設(shè)計(jì)將PCIeBAR0地址空間存儲(chǔ)DMAEngine控制和緩存器地址，其定義如圖2所示。

　　DWORD0［0］，run，寫(xiě)1開(kāi)啟DMA;

　　DWORD0［1］，int，寫(xiě)1開(kāi)啟DMA中斷方式;

　　DWORD1［31］rw，寫(xiě)1讀fpga外部存儲(chǔ)器;

　　DWORD1［23:0］dwordcount，DMA操作數(shù)據(jù)個(gè)數(shù)，以dword為單位;

　　DWORD2［31:0］fpga_mem_address，fpga外部存儲(chǔ)器地址;

　　DWORD3［31:0］cpu_address_lo，cpu低32位地址;

　　DWORD4［31:0］cpu_address_h，icpu高32位地址。

　　修改PCIe數(shù)據(jù)幀類(lèi)型（tlp_type《=trn_rd［62:56］），加入DMA數(shù)據(jù)幀，使其有別于對(duì)BAR的讀寫(xiě)操作，部分代碼如下：

　　`efineTRN_RX_DMA_TLP_TYPE 7.b10_01010;/*DMA

　　數(shù)據(jù)類(lèi)型*/

　　d`efineTRN_RX_DMA_DATA1 10.b01_0000_0000;/*

　　DMA操作狀態(tài)*/

　　，，

　　case（state）

　　R`ST:begin

　　，，

　　case（tlp_type）

　　，，

　　T`RN_RX_DMA_TLP_TYPE:begin

　　，，

　　state《=T`RN_RX_DMA_DATA1;

　　end

　　，，

　　T`RN_RX_DMA_DATA1:begin ，，

　　end，，

　　endcase

　　以同樣的方式在TRN_TX狀態(tài)機(jī)中加入DMA請(qǐng)求，其代碼如下：

　　d`efineTRN_TX_DMA_REQ 10.b01_0000_0000;

　　，，

　　case（state）

　　R`ST:begin

　　if（dma_tlp_ready）begin/*DMAEngine準(zhǔn)備好讀操

　　作數(shù)據(jù)幀*/

　　state《=T`RN_TX_DMA_REQ;

　　dma_tlp_rd_en《=1.b1; /*DMA緩存讀使能

　　*/

　　end

　　elseif（，，）

　　，，

　　end

　　，，

　　T`RN_TX_DMA_REQ:begin

　　，，

　　if（~tlp_dma_data_eof）/*

　　數(shù)據(jù)幀結(jié)束標(biāo)志位*/

　　state《=T`RN_TX_DONE;

　　els

　　state《=T`RN_TX_DMA_REQ;

　　end

　　FPGA的DMAEngine狀態(tài)轉(zhuǎn)移圖如圖3所示，分DMA讀操作和寫(xiě)操作2部分。DMAEngine處于RST狀態(tài)時(shí)，通過(guò)讀取DMA信息標(biāo)識(shí)符來(lái)判斷當(dāng)前是否處于空閑狀態(tài)，并從FPGA內(nèi)部RAM中讀取DMA控制信息（讀或?qū)懀?，并進(jìn)入相應(yīng)狀態(tài)READ_ST或WRITE_ST。以CPU寫(xiě)FPGA外部存儲(chǔ)器為例，CPU通過(guò)PCIe總線寫(xiě)B(tài)AR0地址數(shù)據(jù)來(lái)配置并開(kāi)啟DMAEngine。FPGA將發(fā)出對(duì)CPU的DMA讀請(qǐng)求，然后等待CPU發(fā)送DMA數(shù)據(jù)。此時(shí)DMAEngine處于WAIT_FOR_DATA狀態(tài)，等待來(lái)自PCIe接口的DMA數(shù)據(jù)包。同樣，CPU讀FPGA外部存儲(chǔ)器時(shí)，F(xiàn)PGA將發(fā)出對(duì)CPU的DMA寫(xiě)請(qǐng)求，并當(dāng)DMA完成讀操作后，等待PCIe接口發(fā)送DMA數(shù)據(jù)包，并由中斷標(biāo)志位判斷是否開(kāi)啟PCIe中斷。