1 引言

　　為了進(jìn)一步提高現(xiàn)有機(jī)載光電跟蹤系統(tǒng)在實(shí)戰(zhàn)環(huán)境中，針對復(fù)雜場景下快速運(yùn)動(dòng)目標(biāo)實(shí)施實(shí)時(shí)跟蹤的魯棒性與穩(wěn)定性，筆者提出以雙DSP和FPGA為核心來構(gòu)建主從式超高速并行處理體系的設(shè)計(jì)思想，并研究開發(fā)了基于雙DSP的新型柔性機(jī)載實(shí)時(shí)圖像跟蹤系統(tǒng)。一方面，采用雙DSP體系結(jié)構(gòu)實(shí)現(xiàn)系統(tǒng)任務(wù)的并行劃分使本系統(tǒng)具備極高的運(yùn)算處理速度;另一方面，現(xiàn)場可編程邏輯器件FPGA的引入使系統(tǒng)的靈活性也得到極大的提高。而將兩者結(jié)合可使本系統(tǒng)充分體現(xiàn)新一代機(jī)載實(shí)時(shí)圖像跟蹤系統(tǒng)更快速、更精確、更靈活的特點(diǎn)。

　　2 雙DSP高速信號處理系統(tǒng)特點(diǎn)

?

　　美國德州儀器公司(TI)推出的新一代數(shù)字信號處理器TMS320C6414(以下簡稱C6414)的主頻為400MHz～700MHz，其數(shù)據(jù)處理能力為3200MIPS～5760MIPS。該器件的結(jié)構(gòu)框圖如圖1所示。其主要特點(diǎn)如下：

　　(1)DSP內(nèi)核采用超長指令字(VLIW)體系結(jié)構(gòu)，有8個(gè)功能單元、64個(gè)32bit通用寄存器，一個(gè)時(shí)鐘周期可同時(shí)執(zhí)行8條指令，運(yùn)算能力可以達(dá)到5760MIPS;

　　(2)為了使數(shù)據(jù)能滿足超高速DSP內(nèi)核的需求，C6414采用了兩級超高速緩沖存儲(chǔ)器，即16k Byte的一級數(shù)據(jù)Cache、16k Byte的一級程序Cache和1024k Byte的數(shù)據(jù)和程序統(tǒng)一內(nèi)存。

　　(3)增加了直接處理打包數(shù)據(jù)指令，可建立無縫的數(shù)據(jù)流，以提高指令集的效率;

　　(4)每個(gè)功能單元在硬件上都增加了附加功能，從而增強(qiáng)了指令集的正交性。

　　3 系統(tǒng)硬件設(shè)計(jì)

?

　　本光電成像跟蹤系統(tǒng)硬件平臺(tái)由六部分組成：圖像采集與預(yù)處理模塊、同步分離模塊、FPGA邏輯控制模塊、雙DSP+雙口RAM 圖像處理模塊、異步通信模塊和圖形顯示模塊。其系統(tǒng)原理框圖如2所示。從圖2可以知道：紅外探測器及可見光攝像儀輸出的模擬視頻信號經(jīng)多路信號選擇芯片導(dǎo)入之后，經(jīng)箝位、放大、濾波以及去同步頭等預(yù)處理后，一路經(jīng)A/D轉(zhuǎn)換器將模擬視頻轉(zhuǎn)換為8bit數(shù)字信號并導(dǎo)入片外視頻緩存1、2，而后等待FPGA時(shí)序控制DSP外部中斷，以便將全部緩存數(shù)據(jù)搬移到DSP片內(nèi)的2級緩存，再通過系統(tǒng)任務(wù)劃分實(shí)現(xiàn)數(shù)據(jù)重組，然后分別在主從DSP進(jìn)行同步并行數(shù)據(jù)處理，并將中間結(jié)果由主DSP綜合，最后在完成后續(xù)運(yùn)算后給出最終匹配結(jié)果。與此同時(shí)，主DSP則通過寫圖形顯示緩存將目標(biāo)匹配位置信息傳遞到外界;另一路模擬信號先導(dǎo)入同步分離器，然后提取行場同步信號送交FPGA作為時(shí)基，以產(chǎn)生系統(tǒng)各級時(shí)序控制信號;第三路模擬信號送給圖形疊加電路作為輸入疊加信號之一，當(dāng)場正程來到時(shí)，F(xiàn)PGA中斷控制并讀出圖形存儲(chǔ)器數(shù)據(jù)，同時(shí)在FPGA片內(nèi)實(shí)現(xiàn)讀入數(shù)據(jù)的并/串轉(zhuǎn)換后移位輸出至圖形疊加電路，此時(shí)兩路信號將會(huì)合送入視頻監(jiān)視器，從而完成視頻圖像上圖形的顯示。整個(gè)系統(tǒng)工作期間，每隔80ms主DSP還通過異步收發(fā)器與外部上位機(jī)進(jìn)行串行通信，以便系統(tǒng)能夠?qū)崟r(shí)接收外部命令與目標(biāo)參數(shù)，進(jìn)而調(diào)整跟蹤系統(tǒng)的工作狀態(tài)。

　　3.1 圖像采集與預(yù)處理模塊

　　本系統(tǒng)中的多路選擇器件選用CD4052芯片。它能根據(jù)不同的工作場合來切換紅外/可見光視頻輸入;視頻預(yù)處理電路采用AD817進(jìn)行視頻信號的放大，以得到更清晰的信號來進(jìn)行視頻處理;A/D芯片選用AD公司的AD9225，輸出的8bit數(shù)字視頻信號送入74LS245進(jìn)行數(shù)據(jù)鎖存。

　　3.2 同步分離模塊

　　系統(tǒng)采用一款專門的視頻同步分離器LM1881來從標(biāo)準(zhǔn)的負(fù)同步NTSC(PAL或SECAM)視頻信號中分離出有效的行/場同步信號，并將其送入FPGA以產(chǎn)生系統(tǒng)的各級邏輯控制輸出。

　　3.3 FPGA邏輯控制模塊

　　由于系統(tǒng)中各個(gè)芯片的功能相對獨(dú)立，要協(xié)調(diào)這些芯片的運(yùn)作就需要一片起控制邏輯作用的可編程芯片，為此，筆者選用了ALTERAL公司的EPF10K30A，該芯片有246個(gè)用戶I/O口、30000個(gè)典型門、216個(gè)邏輯陣列塊、1728個(gè)邏輯單元不僅能滿足系統(tǒng)的控制要求，而且也可以為將來系統(tǒng)的功能擴(kuò)展提供控制邏輯。在這個(gè)光電跟蹤系統(tǒng)中，F(xiàn)PGA主要用來完成如下幾方面的工作：

　　(1)生成A/D采樣控制時(shí)鐘，實(shí)現(xiàn)模擬視頻的正確采樣;

　　(2)提供字符圖形存儲(chǔ)器地址及片選/讀控制信號，并在場正程到來時(shí)，控制圖形數(shù)據(jù)的讀出;

　　(3)提供視頻數(shù)據(jù)緩存器地址及片選/寫控制信號，控制視頻數(shù)據(jù)的連續(xù)寫入;

　　(4)產(chǎn)生外部中斷4至雙DSP，當(dāng)數(shù)據(jù)寫滿視頻圖像高速緩存預(yù)定空間時(shí)，控制主從DSP以將數(shù)據(jù)塊快速搬移至片內(nèi)2級緩存;

　　(5)產(chǎn)生外部中斷7至主DSP，并在每個(gè)場逆程時(shí)刻來到時(shí)，控制主DSP擦、寫字符圖形存儲(chǔ)器數(shù)據(jù);

　　(6)產(chǎn)生一并/串轉(zhuǎn)換電路，以將并行讀入的字符圖形數(shù)據(jù)串行移位輸出至圖形疊加電路，從而實(shí)現(xiàn)“+”、“□”圖形在視頻圖像上的疊加。

　　其FPGA內(nèi)部結(jié)構(gòu)框圖如圖3所示。

?

　　圖3 FPGA內(nèi)部結(jié)構(gòu)框圖

　　3.4 雙DSP+雙口RAM 圖像處理模塊

　　高速并行數(shù)字信號處理電路以雙DSP為并行運(yùn)算處理核心單元，并輔以雙口RAM來實(shí)現(xiàn)視頻圖像的高速緩存，從而完成大運(yùn)算量的高速實(shí)時(shí)目標(biāo)跟蹤處理任務(wù)。該并行處理系統(tǒng)的組成與功能分述如下：

　　a. 視頻圖像高速緩存子模塊

　　為了實(shí)現(xiàn)圖像的實(shí)時(shí)采集與高速處理，本系統(tǒng)用兩片雙口RAM組成相互獨(dú)立的視頻緩存，分別對應(yīng)主/從DSP處理器。設(shè)計(jì)時(shí)選用IDT公司的3.3V 異步雙口PRAM IDT70V657，同時(shí)與DSP接口采用ASRAM方式。由于EMIF的ASRAM接口支持32Bit的數(shù)據(jù)接口，因此，利用IDT70V657構(gòu)成不完全地址結(jié)構(gòu)來存取數(shù)據(jù)能夠更好地實(shí)現(xiàn)8Bit鎖存數(shù)據(jù)與C6414的接口，而無須對DPRAM進(jìn)行寬度擴(kuò)展。同時(shí)亦可減少DSP讀取外部數(shù)據(jù)的時(shí)間開銷。

　　IDT70V657的大小是32K×36Bit系統(tǒng)采用將兩個(gè)DPRAM各劃分為前后兩個(gè)半場的方式來實(shí)現(xiàn)存取數(shù)據(jù)時(shí)的乒乓切換。即在系統(tǒng)工作的任一時(shí)刻，當(dāng)對DPRAM前半場寫入數(shù)據(jù)時(shí)，使DPRAM后半場向DSP讀出數(shù)據(jù)。當(dāng)前半場寫滿視頻數(shù)據(jù)時(shí)，由FPGA給DSP發(fā)出中斷信號，以通知DSP讀出DPRAM前半場所寫入數(shù)據(jù)，同時(shí)，將A/D轉(zhuǎn)換器的數(shù)據(jù)寫入DPRAM后半場緩沖空間，如此反復(fù)進(jìn)行來實(shí)現(xiàn)數(shù)據(jù)的讀出與寫入同步操作。