由于系統(tǒng)小型化要求，數(shù)字處理分機(jī)由原來(lái)的機(jī)箱縮小為一個(gè)表貼器件。通過(guò)選用裸芯片采用 SIP 封裝的形式，把集成電路 ADC 芯片、ASIC、存儲(chǔ)芯片和各類(lèi)無(wú)源元件如電容、電感等集成到一個(gè)多層基板上。以現(xiàn)有混合集成技術(shù)為基礎(chǔ)，主要研究器件裝配工藝選擇，對(duì)于關(guān)鍵器件，采用電磁仿真軟件模擬裝配方式對(duì)性能的影響。通過(guò)有限元仿真，分析芯片的散熱需求；并詳細(xì)探討了基板材料對(duì)封裝器件散熱的影響。

引言

隨著電子裝備一體化需求，對(duì)分系統(tǒng)、模塊的體積、質(zhì)量提出了更高的要求，輕質(zhì)化、小型化、系統(tǒng)化是未來(lái)的整機(jī)發(fā)展趨勢(shì)。在微波技術(shù)領(lǐng)域中，以 MMIC、RFIC、LTCC、MEMS 等技術(shù)為主體，輔之以部分芯片離散元件，采用高密度的 MCM 技術(shù)，面向芯片內(nèi)系統(tǒng)（SOC）和封裝內(nèi)系統(tǒng)（SIP），將微機(jī)電、數(shù)字電路、中視頻 IC、射頻和微波電路集成在很小的電路單元內(nèi)，形成一個(gè)微系統(tǒng)，以實(shí)現(xiàn)微波前端變頻和數(shù)字處理功能。

從形態(tài)上來(lái)看，微系統(tǒng)產(chǎn)品分兩個(gè)層次。一是芯片集成微系統(tǒng)，指以系統(tǒng)架構(gòu)和算法為核心，以先進(jìn)微電子、光電子、微機(jī)械為基礎(chǔ)，融合集成的集傳感、處理、通信、執(zhí)行、微型電源供電等功能一體的、具有某種系統(tǒng)功能的、芯片級(jí)規(guī)格的微小型系統(tǒng)，芯片集成微系統(tǒng)是微系統(tǒng)的高級(jí)階段如圖 1 所示；二是功能集成微系統(tǒng)，指以系統(tǒng)架構(gòu)和算法為核心，以微電子、光學(xué)（或光電子）、MEMS/NEMS 等技術(shù)為基礎(chǔ)，從系統(tǒng)工程的角度出發(fā)，通過(guò)跨學(xué)科多專(zhuān)業(yè)融合集成設(shè)計(jì)，采用 SoC/SiP 以及系統(tǒng)級(jí)封裝集成制造，實(shí)現(xiàn)某種系統(tǒng)功能的微型或小型產(chǎn)品。功能集成微系統(tǒng)（如圖 2 所示）能較靈活應(yīng)用各種不同芯片資源和封裝互連優(yōu)勢(shì)，優(yōu)化系統(tǒng)性能，避免重復(fù)封裝，可以縮短開(kāi)發(fā)周期、降低成本并提高了集成度，是當(dāng)今及今后較長(zhǎng)時(shí)間的產(chǎn)品形態(tài) 。

圖 1　芯片集成微系統(tǒng)

圖 2　功能集成微系統(tǒng)

現(xiàn)以小型化數(shù)字接收機(jī)為例，產(chǎn)品由原來(lái)一個(gè)機(jī)箱大小的數(shù)字化接收機(jī)，通過(guò)小型化設(shè)計(jì)，整體縮小為一個(gè)具有同等功能的 SiP 封裝表貼器件，長(zhǎng)寬大小不超過(guò) 50 mm。設(shè)計(jì)上采用可尋的商業(yè)化芯片，自行設(shè)計(jì)專(zhuān)用芯片，把電路 ADC、ASIC 和無(wú)源元件如電容、電感集成到一個(gè)封裝體內(nèi)，實(shí)現(xiàn)數(shù)字信號(hào)處理功能。在有限的空間內(nèi)，采用原有的混合集成器件加電纜集成的方式，體積上不滿足要求。須采用多層基板加裸芯片集成的方式，本文重點(diǎn)對(duì)芯片集成和散熱兩方面考慮，研究芯片裝配工藝。通過(guò)仿真軟件 HESS、ANSYS 進(jìn)行電、熱性能仿真，根據(jù)仿真結(jié)果，確定芯片的裝配方式，并選擇適宜的基板材料，實(shí)現(xiàn)小型化數(shù)字處理器的裝配工藝設(shè)計(jì)。

1 數(shù)字處理器封裝工藝流程設(shè)計(jì)

根據(jù)數(shù)字處理器設(shè)計(jì)方案，以多層電路為布線基板，承擔(dān)芯片物理載體和信號(hào)傳輸?shù)墓δ?。所有控制和信?hào)在基板層內(nèi)完成，芯片等元器件器件通過(guò)表貼、倒裝和貼裝集成在基板上?；谠O(shè)計(jì)圖紙，裝配工藝流程設(shè)計(jì)如下：SMT 貼裝→回流焊→芯片安裝（粘接后引線鍵合 / 倒裝貼片）→等離子清洗→絲焊→封蓋→植球→回流焊→表面打標(biāo)→測(cè)試→包裝。該工藝流程中，芯片與基板間的裝配，有倒裝和貼裝兩種方案可選，其他工序由于無(wú)備選工藝方案，工藝流程可以確定下來(lái)。因此，該數(shù)字處理器工藝流程設(shè)計(jì)關(guān)鍵在于選擇合適的芯片裝配工藝方式。

目前，芯片有兩種裝配方式，倒裝和貼裝。兩種工藝比較，倒裝焊的芯片價(jià)格昂貴，采購(gòu)困難，不適合小批量生產(chǎn)模式，該工藝的使用范圍較窄。但是，倒裝焊工藝相比貼裝后焊線連接，在性能、布線和散熱上具備如下優(yōu)勢(shì)：

（1）倒裝焊技術(shù)無(wú)引線鍵合焊盤(pán)中心距極限的問(wèn)題；

（2）在芯片的電源 / 地線分布設(shè)計(jì)上可以給電子設(shè)計(jì)師提供更多的便利；

（3）通過(guò)縮短互聯(lián)長(zhǎng)度，減小 RC 延遲，為高頻率、大功率器件提供更完善的信號(hào)；

（4）封裝面積??；

（5）熱性能優(yōu)良，芯片背面可安裝散熱器。

鑒于倒裝在性能和散熱兩方面的優(yōu)勢(shì)，而 ASIC 芯片功耗為 40 W，有較高的散熱性要求，倒裝芯片焊接可利用芯片背面與散熱板接觸散熱，ASIC 產(chǎn)生的熱可在短時(shí)間內(nèi)通過(guò)散熱板導(dǎo)出封裝外，可降低芯片節(jié)溫，確保芯片長(zhǎng)期穩(wěn)定工作。另一方面，ASIC 與 ADC 信號(hào)傳輸接口有幾百個(gè)，采用倒裝芯片可以減小封裝尺寸，縮短傳輸路徑，減少信號(hào)延遲時(shí)間，提高芯片性能。因此，考慮性能和散熱因素，ASIC 芯片最佳方案是采用倒裝貼片的裝配方式。

對(duì)于 ADC 芯片，功耗約 1 W，對(duì)散熱需求不明顯。性能方面，通過(guò) HESS 仿真，分別計(jì)算 ADC 倒裝和貼裝兩種裝配方式，對(duì)高速信號(hào)的完整性影響大小。是貼裝后焊接不同跨距互連金絲對(duì)性能的影響。通過(guò)插損和回?fù)p大小，判定芯片合適的裝配方式。

ADC 芯片倒裝焊接

ADC 芯片基板金絲互連

ADC 芯片與基板不同跨距金絲互連

仿真結(jié)果在 0～2 GHz 頻段內(nèi)，倒裝貼片插損小，可以忽略不計(jì)，ADC 倒裝焊電性能達(dá)到最佳。芯片貼裝后，金絲鍵合的插損隨著引線跨距增加而增大，當(dāng)跨距達(dá)到 1.4 mm 時(shí)，插損為 -0.2 dB。在 0～2 GHz 頻段內(nèi)，倒裝貼片回?fù)p小于 -50 dB，貼裝芯片隨著金絲互連跨距加大，回?fù)p增加，1.4 mm 金絲互連在 2 GHz 回?fù)p約為 -15 dB。該器件插損要求大于 -0.2 dB，回?fù)p小于 -15 dB。因此，小于 1.4 mm 跨距金絲鍵合，絲焊仍滿足性能要求。在 2 GHz 頻段內(nèi)，ADC 芯片倒裝貼片和引線鍵合均可滿足要求，鑒于 ADC 芯片散熱要求低，金絲互連對(duì)性能影響小，采用貼裝工藝，可節(jié)約成本，提高產(chǎn)品可裝配性，因此該芯片采用貼裝后金絲互連的方式裝配。

插損

回?fù)p

2 基板材料選擇

基板是數(shù)字處理器的重要組成部分，在封裝中實(shí)現(xiàn)搭載器件和電氣連通的作用。由于該器件需要在母板上再次集成，基板在滿足器件本身功能的前提下，還需與系統(tǒng)母板安裝相匹配。本次基板的選擇需滿足芯片倒裝工藝，又要兼顧 BGA 封裝后與母板二次焊接。常用封裝基板有有機(jī)系（樹(shù)脂系）、無(wú)機(jī)系（陶瓷系、金屬系）和復(fù)合機(jī)系三種，前兩種材料在性能上各有優(yōu)缺點(diǎn)，而復(fù)合機(jī)系綜合了兩者的優(yōu)點(diǎn)，已經(jīng)成為基板的發(fā)展方向，但是目前沒(méi)有大規(guī)模應(yīng)用。本次選用有機(jī)、無(wú)機(jī)基板作為封裝材料為封裝基板研究對(duì)象。

2.1 BT 封裝

封裝基板有機(jī)系材料，也統(tǒng)稱(chēng)的 BT 樹(shù)脂。

BT 封裝的優(yōu)點(diǎn)：

（1）與 PCB 的熱匹配性好，兩種材料的 CTE 比較接近，因而熱匹配性好；

（2）在回流焊過(guò)程中可利用焊球的自對(duì)準(zhǔn)作用，即熔融焊球的表面張力來(lái)達(dá)到焊球與焊盤(pán)的對(duì)準(zhǔn)；

（3）成本低；

（4）電性能良好。

BT 材料封裝的缺點(diǎn)：對(duì)濕氣敏感，不適用于有氣密性要求和可靠性要求高的器件封裝。

2.2 陶瓷封裝

無(wú)機(jī)基板以陶瓷 LTCC 使用較廣，多用于具有氣密性高要求的封裝中。

陶瓷封裝的優(yōu)點(diǎn)：

（1）氣密性好，抗?jié)駳庑阅芨?，因而封裝組件的長(zhǎng)期可靠性高；

（2）與 BT 封裝器件相比，電絕緣特性更好；

（3）與 BT 封裝器件相比，封裝密度更高。

陶瓷封裝的缺點(diǎn)：

（1）由于陶瓷基板和 PCB 的熱膨脹系數(shù)（CTE）相差較大（陶瓷基板約為 7×10 -6 /℃，PCB 約為 17×10 -6 /℃），因此熱匹配性差，焊點(diǎn)疲勞失效；

（2）與 BT 封裝器件相比，封裝成本高；

（3）在封裝體邊緣的焊球?qū)?zhǔn)難度增加。

2.3 BT 和 LTCC 基板對(duì)芯片工作溫度影響

數(shù)字處理器 40 W 以上的功耗，僅通過(guò)基板焊帶不能將大量的熱及時(shí)傳導(dǎo)出去，大功耗器件 ASIC 芯片需金屬外蓋接觸，外蓋表面貼著熱沉，結(jié)構(gòu)設(shè)計(jì)如圖 8 所示，熱沉上表面由 25 ℃的水冷系統(tǒng)進(jìn)行冷卻，對(duì)流換熱系數(shù)為 578 W/（m 2 ·K）。金屬蓋板用密封焊料焊接在基板上，用以保護(hù)芯片、引線及焊盤(pán)。ASIC 芯片倒裝后，芯片底面通過(guò)散熱膠直接與金屬蓋接觸，可以將大部分的熱通過(guò)傳導(dǎo)的 方式帶出。其他表面為自然對(duì)流冷卻，對(duì)流換熱系數(shù)為 10 W/（m 2 ·K），環(huán)境溫度為 85 ℃，ASIC 芯片的功率為 40 W，AD 芯片的功率為 1 W，閃存芯片的功率為 0.5 W。通過(guò) ANSYS 軟件仿真，計(jì)算使用兩種不同基板時(shí)，對(duì)應(yīng)芯片的工作溫度。圖 9 是 BT 基板和 LTCC 基板封裝仿真熱分布，ASIC 芯片（芯片 1）的溫度范圍為 105～118 ℃，ADC 芯片（芯片 2）的溫度范圍為 102～112 ℃ ，閃存芯片的溫度范圍為 100～105 ℃，芯片的最高溫度位于 BT 封裝的 ASIC1 底部中心位置，溫度約為 118 ℃，其次為 LTCC 封裝的 ASIC1 底部中心位置，溫度約為 115 ℃。對(duì)比 BT 和 LTCC 基板封裝，對(duì)芯片溫度分布影響較小。

數(shù)字處理器熱傳導(dǎo)示意圖

對(duì)比 LTCC 和 BT 封裝，芯片工作溫度的變化較小。其主要原因是 ASIC 大功率芯片上表面緊貼熱沉，其產(chǎn)生的絕大部分熱量往上耗散，形成了熱耗散通路，大功耗芯片的熱少量向基板方向傳導(dǎo)。其它芯片如 ADC、存儲(chǔ)芯片散熱小，僅少量熱會(huì)傳給基板，本次基板散熱性能的優(yōu)劣對(duì)芯片散熱的影響較小。因此，該數(shù)字處理器 SiP 封裝基板材料兩種均可選用，鑒于 BT 在 BGA 焊接方面的優(yōu)勢(shì)，在與母板焊接時(shí)，BT 基板的熱膨脹系數(shù)更匹配，本次選用 BT 材料作為封裝基板。

3 結(jié)論

本文以現(xiàn)有混合集成技術(shù)為基礎(chǔ)，主要研究在系統(tǒng)小型化過(guò)程中，關(guān)鍵芯片的封裝工藝，并采用電磁仿真軟件模擬倒裝和貼裝兩種裝配方式對(duì)性能的影響。且通過(guò)有限元仿真軟件，分析芯片的散熱需求，并探討 BT 和 LTCC 作為基板材料對(duì)該結(jié)構(gòu)數(shù)字處理器散熱的影響。為后期小型化工藝設(shè)計(jì)指明了研究方向，是一次有效的 SIP 封裝的工藝探索。目前，在國(guó)內(nèi) SiP 技術(shù)尚屬于初級(jí)階段，隨著 SiP 技術(shù)逐步成熟，必將成為電子技術(shù)新熱點(diǎn)和技術(shù)應(yīng) 用的主要方向之一。而 SiP 封裝工藝作為 SiP 封裝技術(shù)的重要組成部分，值得花費(fèi)力量從事相關(guān)技術(shù)研究。
? ? ? ?責(zé)任編輯:pj