電子發(fā)燒友網(wǎng)報(bào)道（文/吳子鵬）在AI技術(shù)向千行百業(yè)加速滲透、算力需求呈現(xiàn)多元化與碎片化特征的當(dāng)下，領(lǐng)域?qū)Ｓ眉軜?gòu)（DSA）已成為突破通用計(jì)算瓶頸的關(guān)鍵路徑。然而，高門(mén)檻、長(zhǎng)周期等痛點(diǎn)，嚴(yán)重制約了DSA的規(guī)模化落地。在此背景下，隼瞻科技聯(lián)合創(chuàng)始人兼CTO姚彥斌在RISC-V×AI生態(tài)大會(huì)暨ArchitStudio用戶(hù)大會(huì)上發(fā)表《全面解碼ArchitStudio：基于DSA方法論的行業(yè)革新》主題演講，系統(tǒng)性拆解核心技術(shù)體系，為行業(yè)揭示了一套“全流程自動(dòng)化”的處理器設(shè)計(jì)革新方案，正推動(dòng)整個(gè)行業(yè)的設(shè)計(jì)模式實(shí)現(xiàn)根本性轉(zhuǎn)變。
? ?

DSA的黃金時(shí)代和落地痛點(diǎn)

姚彥斌以《A New Golden Age for Computer Architecture》論文為引展開(kāi)了話(huà)題，這篇論文闡述了DSA的發(fā)展?jié)撃芗敖o行業(yè)帶來(lái)的機(jī)遇。論文認(rèn)為，DSA是一種為特定領(lǐng)域可編程且通常是圖靈完整的架構(gòu)，專(zhuān)門(mén)針對(duì)特定應(yīng)用程序類(lèi)別進(jìn)行定制。從這個(gè)意義上說(shuō)，DSA與專(zhuān)用集成電路（ASIC）存在差異：后者通常用于單一功能，代碼極少變更；而DSA可實(shí)現(xiàn)更優(yōu)性能，核心原因在于其更貼近應(yīng)用程序需求——既能構(gòu)建針對(duì)特定應(yīng)用的并行程序，又能更高效地利用內(nèi)存層級(jí)架構(gòu)。DSA的典型例子包括圖形處理單元（GPU）、用于深度學(xué)習(xí)的張量處理器（TPU）以及用于通信領(lǐng)域的數(shù)字信號(hào)處理器（DSP）。
?
這些優(yōu)勢(shì)讓我們正迎來(lái)DSA發(fā)展的黃金時(shí)代。
?
不過(guò)，設(shè)計(jì)人員也必須認(rèn)識(shí)到當(dāng)前DSA落地面臨的難題。姚彥斌以端側(cè)AI應(yīng)用為例具體剖析了這些挑戰(zhàn)，包括：
- 端側(cè)AI應(yīng)用場(chǎng)景豐富多樣：語(yǔ)音識(shí)別、圖像識(shí)別、視頻分析、自然語(yǔ)言處理等場(chǎng)景碎片化，需求呈現(xiàn)多元化特征；
- AI模型種類(lèi)繁多且持續(xù)演進(jìn)：CNN、RNN、Transformer、輕量化模型等新模型層出不窮，架構(gòu)復(fù)雜度不斷提升；
- 新數(shù)據(jù)類(lèi)型和算子不斷涌現(xiàn)：低比特整型、FP8等對(duì)硬件的可編程性和擴(kuò)展性提出了更高要求；- 硬件資源受限是核心挑戰(zhàn)：存在功耗限制、面積約束，且對(duì)實(shí)時(shí)性要求較高。
?
對(duì)此，他總結(jié)道：“AI應(yīng)用的多樣性以及對(duì)算力需求的持續(xù)增長(zhǎng)，與端側(cè)芯片在功耗、面積上的約束形成永恒矛盾；同時(shí)，處理器瀑布式的長(zhǎng)周期開(kāi)發(fā)模式與DSA的敏捷快速迭代需求相悖，這是限制DSA處理器落地的根本障礙。”
?
為幫助行業(yè)破解這些難題，隼瞻科技推出了自研產(chǎn)品——DSA處理器敏捷開(kāi)發(fā)平臺(tái)ArchitStudio。該平臺(tái)實(shí)現(xiàn)了需求“左移”和方案“右移”，為DSA處理器設(shè)計(jì)提供了一種敏捷開(kāi)發(fā)方法。
?
?

ArchitStudio：DSA處理器的“一站式”智能設(shè)計(jì)工廠(chǎng)

ArchitStudio是隼瞻科技在第五屆RISC-V中國(guó)峰會(huì)發(fā)布的重磅產(chǎn)品，也是該公司“2+N”平臺(tái)戰(zhàn)略的重要一環(huán)。其核心使命是將復(fù)雜、冗長(zhǎng)且充滿(mǎn)不確定性的DSA處理器設(shè)計(jì)流程，轉(zhuǎn)化為高度自動(dòng)化、智能化的敏捷開(kāi)發(fā)體驗(yàn)，集成了隼瞻科技在處理器架構(gòu)、自動(dòng)化工具鏈領(lǐng)域的深厚積累。
? ?
該平臺(tái)的第一大優(yōu)勢(shì)是界面友好，可為設(shè)計(jì)人員提供流暢的交互流程與豐富的可視化操作，支持“樂(lè)高”式積木搭建專(zhuān)用處理器；第二大優(yōu)勢(shì)是語(yǔ)言專(zhuān)業(yè)，采用與程序員廣泛使用的C語(yǔ)言近似的語(yǔ)法，兼具高層抽象與微架構(gòu)細(xì)節(jié)表達(dá)能力，可靈活支撐AI、通信、工業(yè)控制等各類(lèi)領(lǐng)域?qū)Ｓ锰幚砥鞯陌葱铇?gòu)建；第三大優(yōu)勢(shì)是極致效率，能夠?qū)崿F(xiàn)分鐘級(jí)生成完整交付包，提供PPA（性能、功耗、面積）預(yù)估與瓶頸分析，助力架構(gòu)級(jí)敏捷迭代，同時(shí)支持MHz級(jí)時(shí)序精準(zhǔn)仿真，加速驗(yàn)證迭代優(yōu)化；第四大優(yōu)勢(shì)是全棧閉環(huán)，實(shí)現(xiàn)了“定義即交付”，打通了從架構(gòu)創(chuàng)新到硬件落地的最后一公里。
?
完整的ArchitStudio包含四大核心組件：高度智能化的DSA架構(gòu)探索引擎Archit Analyzer、高度自由化的設(shè)計(jì)器Archit Designer及統(tǒng)一的語(yǔ)言編譯基礎(chǔ)設(shè)施Archit Compiler、“一鍵式”生成RISC-V定制處理器IP包（HDK/SDK）的Archit Generator。
? ?
其中，Archit Analyzer配備豐富的分析引擎，從架構(gòu)、微架構(gòu)以及程序代碼三個(gè)維度提供宏觀到微觀的DSA設(shè)計(jì)指導(dǎo)，助力處理器架構(gòu)師精準(zhǔn)定位設(shè)計(jì)瓶頸與性能問(wèn)題，優(yōu)化決策。該引擎提供處理器匯編指令的運(yùn)行信息，包括指令統(tǒng)計(jì)餅狀圖、指令細(xì)粒度分析、運(yùn)行周期數(shù)等，設(shè)計(jì)人員可依據(jù)Profiling結(jié)果判斷處理器運(yùn)行效率，借助多層次性能分析輸出輔助業(yè)務(wù)優(yōu)化。
?
此外，Archit Analyzer可協(xié)助設(shè)計(jì)人員完成Pipeline Stall（流水線(xiàn)阻塞）分析，輔助算法優(yōu)化——通過(guò)剖析流水線(xiàn)阻塞點(diǎn)和指令覆蓋率，制定軟硬件協(xié)同定制指令優(yōu)化方案，顯著提升特定算法的執(zhí)行效率。同時(shí)，設(shè)計(jì)人員可借助該引擎結(jié)合算法行為特征與目標(biāo)工藝庫(kù)，構(gòu)建從指令級(jí)、模塊級(jí)到系統(tǒng)級(jí)的全層級(jí)功耗預(yù)測(cè)模型，精準(zhǔn)定位功耗熱點(diǎn)，將能效比優(yōu)化15%-30%。
?
Archit Designer則是提供Core Editor與RISCAL Editor兩種設(shè)計(jì)入口。用戶(hù)可以像搭建樂(lè)高積木一樣，通過(guò)拖拽配置處理器核、擴(kuò)展協(xié)處理器、定義自定義指令，所見(jiàn)即所得。平臺(tái)同時(shí)集成了出色的C/C++ IDE，支持軟硬件協(xié)同開(kāi)發(fā)與調(diào)試。
?
Archit Compiler采用隼瞻自研的高級(jí)架構(gòu)描述語(yǔ)言“RISCAL”及對(duì)應(yīng)的編譯框架，能讓設(shè)計(jì)人員高效、精確地描述專(zhuān)用處理器的架構(gòu)意圖，并將其編譯為統(tǒng)一的中間表示（Wingsemi Intermediate Representation），為后續(xù)自動(dòng)化流程奠定堅(jiān)實(shí)基礎(chǔ)。該編譯器構(gòu)建了覆蓋處理器微架構(gòu)參數(shù)（流水線(xiàn)深度、緩存容量、分支預(yù)測(cè)策略等）的高維設(shè)計(jì)空間，利用深度強(qiáng)化學(xué)習(xí)（DRL）算法探索性能（DMIPS/MHz）、面積（mm2）、功耗（mW）的PPA最優(yōu)解，開(kāi)發(fā)效率較傳統(tǒng)模式大幅提升。借助該編譯器，設(shè)計(jì)人員可實(shí)現(xiàn)“所見(jiàn)即所得”的代碼及組件生成，將繁瑣的底層代碼設(shè)計(jì)編寫(xiě)轉(zhuǎn)化為“樂(lè)高”式模塊搭建。
?
Archit Generator能幫助設(shè)計(jì)人員“一鍵式”生成完整的、可直接投入使用的RISC-V定制處理器IP包（包含HDK硬件開(kāi)發(fā)包和SDK軟件開(kāi)發(fā)包）。其自動(dòng)化生成引擎將傳統(tǒng)需要數(shù)月甚至數(shù)年的繁重手工編碼與集成工作縮短至數(shù)周，大幅降低人力投入，顯著提升項(xiàng)目交付效率與確定性。
?
在ArchitStudio平臺(tái)中，除各類(lèi)工具和編譯器外，高級(jí)處理器架構(gòu)描述語(yǔ)言RISCAL同樣占據(jù)重要地位。RISCAL的名稱(chēng)包含“Retargetable”“RISC”和“CAL”三大核心內(nèi)涵：
?
- “Retargetable”（可重定向）：秉持可重定向的設(shè)計(jì)哲學(xué)，能夠基于用戶(hù)需求快速迭代生成定制化指令集，精準(zhǔn)匹配細(xì)分場(chǎng)景的計(jì)算需求；
- “RISC”（精簡(jiǎn)指令集）：以開(kāi)放、開(kāi)源的RISC-V架構(gòu)為根基，賦能領(lǐng)域特定指令集的敏捷定義與高效實(shí)現(xiàn)，讓DSA設(shè)計(jì)回歸開(kāi)放與簡(jiǎn)潔的本質(zhì)；
- “CAL”（語(yǔ)言驅(qū)動(dòng)）：實(shí)現(xiàn)語(yǔ)言驅(qū)動(dòng)的編譯器與硬件RTL同源共生，從指令定義到工具鏈生成無(wú)縫一致，徹底消除架構(gòu)與實(shí)現(xiàn)之間的語(yǔ)義鴻溝。
?
因此，姚彥斌認(rèn)為，當(dāng)前端側(cè)AI規(guī)?；涞孛媾R算力適配不精準(zhǔn)、開(kāi)發(fā)效率偏低、成本控制難度大三大核心挑戰(zhàn)，而RISC-V架構(gòu)的開(kāi)源靈活特性與ArchitStudio平臺(tái)的自動(dòng)化開(kāi)發(fā)能力形成完美互補(bǔ)，構(gòu)建起“架構(gòu)+工具”的雙輪驅(qū)動(dòng)模式，為破解端側(cè)AI落地難題提供了有效路徑。