本文介紹一種基于現(xiàn)場(chǎng)可編程門陣列（FPGA）的通信系統(tǒng)同步提取方案的實(shí)現(xiàn)。本文只介紹了M序列碼作為同步頭的實(shí)現(xiàn)方案，對(duì)于m序列碼作為同步頭的實(shí)現(xiàn)，只要稍微做一下修改，即加一些相應(yīng)的延時(shí)單元就可以實(shí)現(xiàn)。
2013-04-11 10:53:23
5696 
本文介紹了FPGA在實(shí)現(xiàn)高清低碼流視頻編碼中的作用以及如何具體實(shí)現(xiàn)。目前現(xiàn)狀是高清視頻720p的碼流一般在2Mbps以上，1080p的碼流在4Mbps以上，要大幅度降低碼流，需要從幾個(gè)方面考慮。
2013-09-23 13:41:152588 構(gòu)造的LDPC碼，該類碼在長(zhǎng)碼時(shí)具有很好的糾錯(cuò)能力，然而由于碼組過(guò)長(zhǎng)，以及生成矩陣與校驗(yàn)矩陣的不規(guī)則性，使編碼過(guò)于復(fù)雜而難以用硬件實(shí)現(xiàn)，編碼時(shí)間過(guò)長(zhǎng)也不利于硬件的實(shí)時(shí)應(yīng)用；另一類是結(jié)構(gòu)碼，它由幾何
2020-09-21 17:23:531856 
一、擾碼的作用 對(duì)數(shù)字信號(hào)的比特進(jìn)行隨機(jī)處理，減少連0和連1的出現(xiàn)，從而減少碼間干擾和抖動(dòng)，方便接收端的時(shí)鐘提取；同時(shí)又?jǐn)U展了基帶信號(hào)頻譜，起到加密的效果。為了保證在任何情況下進(jìn)入傳輸信道的數(shù)據(jù)碼流
2020-10-10 15:52:556557 
本文首先簡(jiǎn)單介紹了LS碼的概念和構(gòu)造原理，然后詳細(xì)介紹了LS碼擴(kuò)頻和解擴(kuò)在工程上的實(shí)現(xiàn)。
2021-04-30 06:54:30
全球定位系統(tǒng)（GPS）中采用擴(kuò)頻通信技術(shù)來(lái)抗干擾。本文首先介紹了C/A碼的產(chǎn)生原理，然后給出了基于FPGA的C/A碼硬件實(shí)現(xiàn)方法，最后闡述了C/A碼相關(guān)特性在GPS中的重要性，同時(shí)給出了用FPGA來(lái)進(jìn)行C/A碼相關(guān)性運(yùn)算的方法。attach://178479.caj
2014-01-14 12:46:30
自己設(shè)計(jì)兩個(gè)板子，一個(gè)用于產(chǎn)生PN碼，通過(guò)數(shù)據(jù)現(xiàn)傳入另一個(gè)板子，然后在接收的板子中實(shí)現(xiàn)該P(yáng)N碼的同步，然后輸出到示波器，對(duì)比產(chǎn)生的PN碼和輸出PN碼是否同步。 PN碼的同步過(guò)程該如何實(shí)現(xiàn)呀？一點(diǎn)不懂，大家可不可以推薦一些相關(guān)資料或者書籍，讓我學(xué)習(xí)學(xué)習(xí)，謝謝??！
2016-04-10 14:48:05
用作modelsim的數(shù)據(jù)輸入。輸入數(shù)據(jù)和m序列作模二加，即異或，進(jìn)行擾碼處理，得到最終輸出，擾碼的matlab的程序如下3. FPGA實(shí)現(xiàn)在FPGA內(nèi)實(shí)現(xiàn)擾碼過(guò)程的，并不復(fù)雜，主要是信號(hào)的控制，這里
2019-12-18 09:37:35
∑－△調(diào)制頻率合成器及其實(shí)現(xiàn)∑－△調(diào)制器原理設(shè)計(jì)∑－△調(diào)制器的FPGA實(shí)現(xiàn)
2021-04-15 06:47:14
技術(shù)以及更復(fù)雜的功率控制技術(shù)來(lái)抵抗ISI(碼間干擾)、MAI(多址干擾)以及ACI(鄰小區(qū)干擾)。LS(Loose Synchronized)碼是由李道本教授發(fā)明的新型地址碼，它利用互補(bǔ)碼特性突破了Welch界的限制，構(gòu)造出了具有零相關(guān)特性的地址碼。
2019-08-12 07:00:10
最近要做個(gè)FPGA配置碼點(diǎn)回讀的方案出來(lái)，是通過(guò)JTAG來(lái)實(shí)現(xiàn)的，目前還沒(méi)啥思路，求教大神指點(diǎn)??！
2017-05-09 08:43:40
對(duì)于碼分多址的擴(kuò)頻通信方式而言，只有當(dāng)接收端本地偽碼與發(fā)端偽碼處于相同相位狀態(tài)時(shí)，有用的信息才能被解出。因此，擴(kuò)頻序列相位的捕獲與跟蹤是擴(kuò)頻通信系統(tǒng)的關(guān)鍵，而偽碼序列相位的捕獲尤為重要?；瑒?dòng)相關(guān)法是常用的方法之一。為什么要應(yīng)用FPGA ？
2019-08-08 06:01:26
利用現(xiàn)場(chǎng)可編程門陣列（FPGA）和VHDL 語(yǔ)言實(shí)現(xiàn)了PCM碼的解調(diào)，這樣在不改變硬件電路的情況下，能夠適應(yīng)PCM碼傳輸速率和幀結(jié)構(gòu)變化，從而正確解調(diào)數(shù)據(jù)。
2021-05-07 06:58:37
如何用FPGA實(shí)現(xiàn)DVB碼流分析功能的嵌入式設(shè)計(jì)方案？
2021-04-28 06:19:10
下行擾碼的生成過(guò)程是怎樣的？如何用FPGA去實(shí)現(xiàn)下行擾碼？
2021-04-30 07:24:05
如何用兩片 74LS161D 實(shí)現(xiàn) 68 進(jìn)制計(jì)數(shù)器(BCD 碼)，時(shí)鐘輸入使 用LM555的方波，頻率要足夠低(如 1Hz 或 0.5Hz 左右)以便于 觀察，使用數(shù)碼管 DEC_HEX 顯示最終
2020-06-17 18:35:02
LS 小波變換是怎樣進(jìn)行的？FPGA 及提升核是怎樣實(shí)現(xiàn)的？如何實(shí)現(xiàn)提升小波變換核？
2021-04-12 06:27:38
硬件實(shí)現(xiàn)KEELOQ技術(shù)的加密過(guò)程HCS301跳碼編碼器的管腳及其功能TDH6301跳碼譯碼器的管腳及其功能HCS301的應(yīng)用電路
2021-04-08 06:11:11
截短Reed-Solomon碼譯碼器的FPGA實(shí)現(xiàn)提出了一種改進(jìn)的BM算法，并在此基礎(chǔ)上提出了一種大量采用并行結(jié)構(gòu)的截短RS碼譯碼器的實(shí)現(xiàn)方式。驗(yàn)證表明，該算法能顯著提高基于FPGA的RS譯碼器
2009-09-19 09:39:43
截短Reed_Solomon碼譯碼器的FPGA實(shí)現(xiàn)提 出 了 一 種 改 進(jìn) 的 算 法 并 在 此 基 礎(chǔ) 上 提 出 了 一 種 大 量 采 用 并 行 結(jié) 構(gòu) 的 截 短 碼譯 碼 器 的 實(shí)
2012-08-11 15:50:06
有木有哪位大俠有FPGA 實(shí)現(xiàn)IRIG B碼的quartus 工程文件呀 新手，剛學(xué)這個(gè)，想找個(gè)例子學(xué)習(xí)下，望大家指導(dǎo)
2013-03-08 16:14:23
求一種基于FPGA滑動(dòng)相關(guān)法偽碼捕獲的研究與實(shí)現(xiàn)
2021-04-30 06:52:27
本帖最后由 eehome 于 2013-1-5 10:05 編輯
測(cè)控系統(tǒng)中B碼同步技術(shù)的FPGA實(shí)現(xiàn)
2012-08-06 12:37:13
測(cè)控系統(tǒng)中B碼同步技術(shù)的FPGA實(shí)現(xiàn)
2012-08-06 11:48:16
用FPGA 怎么實(shí)現(xiàn)BCD碼轉(zhuǎn)換成二進(jìn)制啊!新手求指教PCB打樣找華強(qiáng) http://www.hqpcb.com 樣板2天出貨
2013-03-15 12:00:01
Turbo碼編碼器的FPGA實(shí)現(xiàn)Turbo碼譯碼器的FPGA實(shí)現(xiàn)Turbo碼編譯碼器的性能有哪些？
2021-05-07 06:06:23
在做HDB3碼編譯碼器的實(shí)驗(yàn)，查到資料說(shuō)FPGA只能處理單極性碼，而HDB3碼是雙極性碼。想請(qǐng)教下是所有的FPGA的芯片都只能處理單極性碼么？如果是的，那么想處理雙極性碼的話要加什么樣的輔助電路才能用FPGA處理雙極性碼？
2016-09-14 16:31:36
本文基于Altera的FPGA（StatixⅡ-EP2S30F484C3）架構(gòu)，實(shí)現(xiàn)了碼率為1/2，幀長(zhǎng)為1008bits的規(guī)則（3,6）LDPC碼譯碼器。所采用的最小-和算法相對(duì)于傳統(tǒng)的和-積算法在不損失譯碼性能的前提下，
2009-06-06 14:12:20
31 智能型自動(dòng)門之設(shè)計(jì)及其在FPGA之實(shí)現(xiàn)本專題主要是以德國(guó)慧魚之電控工程積木來(lái)設(shè)計(jì)自動(dòng)門機(jī)構(gòu)之仿真模型，其原因是鋁材質(zhì)及塑料材質(zhì)輕、工程組件多、容易施工。另外在控制
2009-11-22 17:59:5227 規(guī)則LDPC碼的密度進(jìn)化方法及其高斯近似:密度進(jìn)化方法是分析現(xiàn)代高效糾錯(cuò)編譯碼漸進(jìn)性能的新方法。在簡(jiǎn)要闡述LDPC碼及其和積算法的基礎(chǔ)上，較系統(tǒng)的論述了密度進(jìn)化方法的基本
2010-01-12 18:55:0918 本文提出了基于FPGA 正碼速調(diào)整的設(shè)計(jì)方案，采用格雷碼對(duì)地址編碼的異步FIFO設(shè)計(jì)，并利用MAXPLUSⅡ進(jìn)行編譯和仿真。結(jié)果表明，設(shè)計(jì)方法切實(shí)可行。
2010-01-13 15:16:0725 一種BIN 碼與BCD 碼轉(zhuǎn)換電路的設(shè)計(jì)與實(shí)現(xiàn)
二進(jìn)制(BIN) 碼與二- 十進(jìn)制(BCD) 碼的互換在許多測(cè)控領(lǐng)域有大量應(yīng)用, 但大多以軟件方式實(shí)現(xiàn)。本文根據(jù)一種新的以簡(jiǎn)單移位
2010-02-22 15:43:5323 介紹了一種基于DSP和FPGA的GPS-B碼時(shí)統(tǒng)終端系統(tǒng)的設(shè)計(jì)方案,提出了一種利用FPGA對(duì)IRIG-B碼進(jìn)行解碼的設(shè)計(jì)方法。詳細(xì)論述了具體的設(shè)計(jì)方案及軟硬件的實(shí)現(xiàn)。通過(guò)將快速的DSP與FPGA相結(jié)
2010-02-24 13:48:4922 本文主要闡述了在某雷達(dá)系統(tǒng)中為實(shí)現(xiàn)偽碼對(duì)齊，所采用的滑動(dòng)控制方法的原理及在FPGA芯片上的實(shí)現(xiàn)。
2010-03-02 16:04:2213 摘要：本文詳細(xì)敘述了基于FPGA及單片機(jī)K實(shí)現(xiàn)時(shí)碼終端系統(tǒng)的設(shè)計(jì)方法，該系統(tǒng)可用于對(duì)國(guó)際通用時(shí)間格式碼IRIG碼（簡(jiǎn)稱B碼）的解調(diào)，以及產(chǎn)生各種采樣、同步頻率信號(hào)，也可作為
2010-07-12 12:00:5615 本文探討了無(wú)線通信中廣泛涉及的差錯(cuò)控制問(wèn)題,介紹了卷積碼的編譯碼原理。提出了一種卷積碼編碼,及其高速Viterbi譯碼的實(shí)現(xiàn)方案,對(duì)譯碼的各個(gè)組成部分作了分析,并在FPGA中實(shí)現(xiàn)
2010-07-21 17:20:0422 在對(duì)幾種交織器原理進(jìn)行分析的基礎(chǔ)上，通過(guò)對(duì)其在Turbo碼編解碼中的應(yīng)用，結(jié)合具體信道進(jìn)行了性能仿真，最后比較了它的性能，提出了一種優(yōu)化的設(shè)計(jì)方案，采用FPGA技術(shù)實(shí)現(xiàn)并
2009-05-05 19:46:302528 
【摘 要】 介紹了基于偽碼測(cè)距的某定位系統(tǒng)的設(shè)計(jì)方案，簡(jiǎn)要分析了偽碼測(cè)距的原理，研究了用FPGA實(shí)現(xiàn)偽碼的捕獲與跟蹤的方法。
2009-05-14 20:58:061148 
摘要： 介紹用FPGA設(shè)計(jì)實(shí)現(xiàn)MIL-STD1553B部接口中的曼徹斯特碼編解碼器。該設(shè)計(jì)采用VHDL硬件描述語(yǔ)言編程，并且專門的綜合工具Synplify對(duì)設(shè)計(jì)進(jìn)行綜合、優(yōu)化，在MA
2011-04-19 21:38:561940 
基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)
直接數(shù)字合成器，是采用數(shù)字技術(shù)的一種新型頻率合成技術(shù)，他通過(guò)控制頻率、相位增量的步長(zhǎng)，產(chǎn)生各種不同頻率的信號(hào)。他具
2010-01-14 09:43:551753 
一種高速幀同步和相位模糊估計(jì)的方法及其FPGA實(shí)現(xiàn)
摘要：提出僅依靠接收符號(hào)和本地同步碼快速確定MPSK調(diào)制符號(hào)的幀同步，并同時(shí)估計(jì)其相位模糊值的計(jì)算方法，給
2010-01-27 09:38:171833 
CVSD算法分析及其在FPGA中的實(shí)現(xiàn)
概 述在眾多的語(yǔ)音編譯碼調(diào)制中，連續(xù)可變斜率增量調(diào)制(CVSD)作為許多增量調(diào)制中的一種，只需編一位碼，在發(fā)送端與接收端之
2010-04-01 16:26:543015 
本文提出一種性價(jià)比較好的補(bǔ)充設(shè)計(jì)方案，它以通用的FPGA和RTOS為基礎(chǔ)、基于嵌入式硬件平臺(tái)來(lái)實(shí)現(xiàn)碼流分析功能。文中還闡述了碼流采集、碼流分析和信息顯示等多項(xiàng)關(guān)鍵技術(shù)。
2010-07-01 10:57:421979 
本文設(shè)計(jì)實(shí)現(xiàn)了一種支持WIMAX標(biāo)準(zhǔn)的碼長(zhǎng)、碼率可配置LDPC碼譯碼器，通過(guò)設(shè)計(jì)一種基于串行工作模式的運(yùn)算單元，實(shí)現(xiàn)了對(duì)該標(biāo)準(zhǔn)中所有碼率的支持
2011-06-08 09:52:172537 
基于漢明碼的糾錯(cuò)原理.根據(jù)對(duì)64位數(shù)據(jù)進(jìn)行檢糾錯(cuò)處理的需要，設(shè)計(jì)一個(gè)利用8位校驗(yàn)碼，以實(shí)現(xiàn)該功能的算法邏輯，并通過(guò)FPGA實(shí)現(xiàn)。
2011-09-15 15:14:582019 
通過(guò)對(duì)偽碼捕獲原理進(jìn)行分析以及對(duì)各種捕獲方法進(jìn)行比較,確定一種性能好、易實(shí)現(xiàn)的串并混合搜索捕獲方案。并給出了一個(gè)在實(shí)際系統(tǒng)中成功應(yīng)用的捕獲電路,用Modelsim對(duì)偽碼捕獲電路
2012-02-29 11:32:2027 基于探索MSI可編程同步二進(jìn)制加法計(jì)數(shù)器74LS161改變應(yīng)用方向進(jìn)行功能擴(kuò)展的目的，采用邏輯修改的方法給出了在二進(jìn)制計(jì)數(shù)的基礎(chǔ)上實(shí)現(xiàn)循環(huán)碼計(jì)數(shù)的設(shè)計(jì)方法，即以74LS161已有的狀態(tài)
2012-02-29 11:55:13119 MIDI合成算法及其FPGA實(shí)現(xiàn).
2012-04-16 13:57:3844 FPGA_DIY撥碼開關(guān)實(shí)驗(yàn)源碼
2012-10-08 15:01:5763 隨著數(shù)字技術(shù)的發(fā)展，數(shù)字產(chǎn)品的普及，各種數(shù)字電視工作人員專用測(cè)試工具不斷被開發(fā)。針對(duì)碼流播放器的市場(chǎng)需要的目的，采用基于FPGA的系統(tǒng)架構(gòu)的方法，結(jié)合硬件及軟件設(shè)計(jì)等方
2013-07-26 11:32:1837 TCAM在高速路由查找中的應(yīng)用及其FPGA實(shí)現(xiàn)，TCAM在高速路由查找中的應(yīng)用及其FPGA實(shí)現(xiàn)
2015-11-04 16:32:3915 基于FPGA的RS碼電路設(shè)計(jì)，編碼譯碼原理。
2016-03-30 16:32:422 SVPWM算法優(yōu)化及其FPGA_CPLD實(shí)現(xiàn)
2016-04-13 15:42:3518 13曼徹斯特碼編解碼的FPGA設(shè)計(jì)與實(shí)現(xiàn)-9。
2016-04-26 15:12:5712 800Mbps準(zhǔn)循環(huán)LDPC碼編碼器的FPGA實(shí)現(xiàn)
2016-05-09 10:59:2637 截短Reed_Solomon碼譯碼器的FPGA實(shí)現(xiàn)
2016-05-11 11:30:1911 CCD圖像的顏色插值算法研究及其FPGA實(shí)現(xiàn)
2016-08-29 15:02:0312 機(jī)載圖像無(wú)損近無(wú)損壓縮方案及其FPGA實(shí)現(xiàn)
2016-08-29 15:02:035 一種圖像動(dòng)態(tài)范圍壓縮算法及其FPGA實(shí)現(xiàn)，感興趣的小伙伴們可以看一看。
2016-09-14 17:17:075 三目立體視覺外極線校正及其FPGA實(shí)現(xiàn)方法
2016-09-17 07:30:2416 混沌擴(kuò)頻SPWM最優(yōu)參數(shù)選取方法及其在FPGA上的實(shí)時(shí)實(shí)現(xiàn)_朱少平
2017-01-08 10:57:060 多抽樣率的數(shù)字信號(hào)處理及其FPGA實(shí)現(xiàn)
2017-10-30 11:42:4412 中小長(zhǎng)度的數(shù)據(jù)報(bào)文業(yè)務(wù)為主，所以突發(fā)通信中的Turbo碼的碼長(zhǎng)也是中等長(zhǎng)度以下的。本文面向突發(fā)數(shù)據(jù)通信中的信道編碼應(yīng)用，研究了短幀長(zhǎng)Turbo碼編譯碼算法的FPGA實(shí)現(xiàn)。實(shí)現(xiàn)中采用了優(yōu)化的編譯碼算法，以降低譯碼復(fù)雜度和譯碼延時(shí)。最后仿真和測(cè)試了Turbo譯碼器的糾錯(cuò)性能和吞吐量。
2018-07-12 08:15:004457 
FIR的FPGA實(shí)現(xiàn)及其Quartus_與MATLAB仿真_王旭東
2018-04-12 16:53:2513 FPGA diy作業(yè)實(shí)現(xiàn)撥碼開關(guān)控制顯示數(shù)碼管0到8的靜態(tài)顯示。
2018-06-20 14:07:004781 FPGA diy實(shí)現(xiàn)八位撥碼開關(guān)控制8位LED輸出
2018-06-20 14:15:009612 FPGA diy作業(yè)實(shí)現(xiàn)8位LED花樣燈加撥碼開關(guān)控制
2018-06-20 14:08:005147 
asean的 FPGA DIY 撥碼開關(guān)控制數(shù)碼管顯示的視頻
2018-06-20 04:36:005601 
衛(wèi)星數(shù)字電視碼流轉(zhuǎn)發(fā)器主要由調(diào)諧器，FPGA，ASI輸出，SPI輸出以及音視頻解碼輸出部分構(gòu)成，其中調(diào)諧器部分負(fù)責(zé)接收來(lái)自衛(wèi)星的節(jié)目信號(hào)；音視頻解碼輸出是供管理人員監(jiān)控使用；FPGA主要負(fù)責(zé)ASI
2018-12-21 07:59:004498 
由兩個(gè)M序列相加而成，且容易產(chǎn)生、自相關(guān)性優(yōu)良的優(yōu)點(diǎn)。本文介紹下行擾碼的生成過(guò)程和如何用FPGA的實(shí)現(xiàn)。采用Verlog硬件描述語(yǔ)言進(jìn)行功能描述，在寫信號(hào)的作用下，予付擾碼初值，在時(shí)鐘信號(hào)的作用下，產(chǎn)生下行擾碼的I，Q序列。
2019-07-02 08:06:002575 
性能，不僅在低信噪比下高噪聲中表現(xiàn)出優(yōu)越的性能，而且具有強(qiáng)大的抗干擾、抗衰落能力等優(yōu)點(diǎn)，使其在通信領(lǐng)域得到了廣泛的應(yīng)用。因而，對(duì)Turbo 碼的研究具有十分重要的實(shí)用價(jià)值。本文主要對(duì)LTE 標(biāo)準(zhǔn)下的Turbo 碼進(jìn)行了研究及FPGA 實(shí)現(xiàn)。
2018-11-27 16:37:4512 建立了一個(gè)基于FPGA的可實(shí)現(xiàn)流水化運(yùn)行的OFDM系統(tǒng)的硬件平臺(tái)，包括模擬前端、基于FPGA的OFDM調(diào)制器和OFDM 解調(diào)器。重點(diǎn)給出了OFDM調(diào)制解調(diào)器的實(shí)現(xiàn)構(gòu)架，對(duì)FPGA實(shí)現(xiàn)方法進(jìn)行了詳細(xì)的描述，介紹了系統(tǒng)調(diào)試方法，并對(duì)系統(tǒng)進(jìn)行了性能評(píng)價(jià)。
2018-12-13 16:45:5122 基于提升框架的小波變換方法，利用FPGA 可編程特性可實(shí)現(xiàn)多種小波變換。提升框架（LS ：Lifting Scheme） 是由Sweldens 等人在近幾年提出的一種小波變換方法，用它的框架結(jié)構(gòu)能有效地計(jì)算DWT。對(duì)于較長(zhǎng)的濾波器，LS 的操作次數(shù)比濾波器組的操作方式減少將近一半，更適合硬件實(shí)現(xiàn)。
2019-08-18 09:47:572456 
，解析模塊及其內(nèi)部的CRC碼生成，檢驗(yàn)?zāi)K的方法。在FPGA內(nèi)部采用硬件描述語(yǔ)言（HDL）并行設(shè)計(jì)多通道的高級(jí)數(shù)據(jù)鏈路控制（HDLC）協(xié)議控制器，該協(xié)議控制器有效利用FPGA的片內(nèi)硬件資源，實(shí)現(xiàn)了并行解析和生成多通道的HDLC協(xié)議報(bào)文，提高了數(shù)據(jù)通信系統(tǒng)中的多通道
2020-11-04 18:04:1015 為了解決圖像掃描設(shè)備與主機(jī)之間海量數(shù)據(jù)高速傳輸問(wèn)題，提出了一種基于FPGA的圖像數(shù)據(jù)采集卡的設(shè)計(jì)方法。該設(shè)計(jì)方法對(duì)采集卡的原理設(shè)計(jì)、FPGA的開發(fā)以及驅(qū)動(dòng)程序的實(shí)現(xiàn)進(jìn)行了研究；板卡采用
2021-02-03 16:26:1121 提出一種高吞吐量、低復(fù)雜度、可擴(kuò)展的非正則低密度校驗(yàn)（Low density parity check，LDPC）碼準(zhǔn)并行編碼結(jié)構(gòu)及譯碼結(jié)構(gòu)及其實(shí)現(xiàn)方案，該編碼結(jié)構(gòu)和譯碼結(jié)構(gòu)針對(duì)不同碼長(zhǎng)的非正則
2021-03-26 15:58:0012 了按字節(jié)并行計(jì)算 CRC 校驗(yàn)碼的 原理 ，并以常見的 CRC - 16 和 CRC - CCITT 為例 ，用 VHDL 語(yǔ)言進(jìn)行了可綜合設(shè)計(jì)。結(jié)果表明這種實(shí)現(xiàn)方法在速度和占 用資源方面優(yōu)于常見的設(shè)計(jì) ，適合在 FPGA 中實(shí)現(xiàn) CRC 校驗(yàn)碼的計(jì)算。
2021-03-28 09:34:2430 給出了跳頻系統(tǒng)中 Turbo碼譯碼器的FPGA（ field programmable gate array）實(shí)現(xiàn)方案。譯碼器采用了MaxLog-map譯碼算法和模塊化的設(shè)計(jì)方法，可以對(duì)不同幀長(zhǎng)
2021-04-01 11:21:465 基于FPGA等的H.264碼流實(shí)時(shí)傳輸方案
2021-06-19 15:07:4122 基于FPGA的IRIGBDC碼解碼(開關(guān)電源技術(shù)教程課后習(xí)題答案)-該文檔為基于FPGA的IRIGBDC碼解碼講解文檔，是一份還算不錯(cuò)的參考文檔，感興趣的可以下載看看，，，，，，，，，，，，，，，，，
2021-09-27 15:16:5822 GPU和FPGA都是現(xiàn)代計(jì)算機(jī)技術(shù)中的高性能計(jì)算設(shè)備，具有不同的特點(diǎn)和應(yīng)用場(chǎng)景。本文將詳細(xì)介紹GPU和FPGA的工作原理及其區(qū)別。
2023-08-06 16:50:493371 FPGA和ASIC都是數(shù)字電路的實(shí)現(xiàn)方式，但它們有不同的優(yōu)缺點(diǎn)和應(yīng)用場(chǎng)景。本文將以通俗易懂的方式解釋FPGA和ASIC的概念、基本組成、及其應(yīng)用場(chǎng)景。
2023-08-14 16:37:353293 電子發(fā)燒友網(wǎng)站提供《GPS C/A碼發(fā)生器的仿真研究與FPGA設(shè)計(jì).pdf》資料免費(fèi)下載
2023-11-06 14:17:540 電子發(fā)燒友網(wǎng)站提供《基于FPGA的直接序列擴(kuò)頻和差錯(cuò)控制碼編碼系統(tǒng)的實(shí)現(xiàn).pdf》資料免費(fèi)下載
2023-11-06 15:57:520
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論