您的位置：電子發(fā)燒友網(wǎng) > 電子技術(shù)應(yīng)用 > 嵌入式技術(shù) > FPGA/ASIC技術(shù) >
PLD設(shè)計速成（3）-采用VHDL設(shè)計輸入三人表決器(2)
2012年05月18日 16:37 來源：本站整理 作者：秩名 我要評論(0)
3.2 新建VHDL文檔
(圖形和verilog-HDL設(shè)計的過程見后面的部分)
FILE->NEW
或者點下圖的新建圖標：
連后選擇Text Editor File文件，點OK如下圖
本文導航
- 第 1 頁：PLD設(shè)計速成（3）-采用VHDL設(shè)計輸入三人表決器(1)
- 第 2 頁：新建VHDL文檔
- 第 3 頁：輸入設(shè)計文件
- 第 4 頁：保存文件
