您的位置：電子發(fā)燒友網(wǎng) > 電子技術(shù)應(yīng)用 > 嵌入式技術(shù) > FPGA/ASIC技術(shù) >
PLD設(shè)計速成（3）-采用VHDL設(shè)計輸入三人表決器(4)
2012年05月18日 16:37 來源：本站整理 作者：秩名 我要評論(0)
3.4保存文件
FILE->SAVE，或點工具欄上的存盤符號
存盤符號
把文件保存為majority_voter.vhd(路徑中不要有中文字符，Automatic Extension選.vhd)
把文件設(shè)為當(dāng)前工程：FILE->PROJECT->SET PROJECT TO CURRENT FILE
MAX PLUS II的標(biāo)題條將顯示新的項目名字
至此，程序輸入就已經(jīng)完成了
本文導(dǎo)航
- 第 1 頁：PLD設(shè)計速成（3）-采用VHDL設(shè)計輸入三人表決器(1)
- 第 2 頁：新建VHDL文檔
- 第 3 頁：輸入設(shè)計文件
- 第 4 頁：保存文件
