摘要：OFDM技術(shù)是下一代移動(dòng)通信的主流技術(shù)，在信息量大，功率受限的多媒體傳感網(wǎng)的OFDM系統(tǒng)中，以突發(fā)模式傳輸數(shù)據(jù)，要求快速精確地完成定時(shí)同步。這里分析了一種應(yīng)用于OFDM系統(tǒng)中基于長訓(xùn)練序列與本地序列互相關(guān)的精同步算法原理，同時(shí)給出了算法的FPGA設(shè)計(jì)方案，并在ISE中和FPGA測試板上進(jìn)行驗(yàn)證。在實(shí)現(xiàn)的過程中，對(duì)傳統(tǒng)實(shí)現(xiàn)方法進(jìn)行了改進(jìn)，對(duì)本地序列的位數(shù)進(jìn)行截取符號(hào)位處理，并且對(duì)判決函數(shù)進(jìn)行了近似處理。實(shí)現(xiàn)結(jié)果表明，該方法在不降低性能的前提下優(yōu)化了系統(tǒng)資源損耗和運(yùn)算速度，具有較好的工程實(shí)踐價(jià)值。

　　關(guān)鍵詞：OFDM；精確定時(shí)；同步算法；FPGA

　　0 引言

　　目前，正交頻分復(fù)用（OFDM）技術(shù)成為多媒體傳感器網(wǎng)絡(luò)信息傳輸?shù)闹髁餮芯糠较?，并越來越受到人們的關(guān)注。OFDM對(duì)于符號(hào)定時(shí)非常敏感，定時(shí)誤差會(huì)造成符號(hào)間干擾（ICI），所以符號(hào)定時(shí)算法的研究在OFDM技術(shù)中是至關(guān)重要的。

　　定時(shí)同步算法通常分為基于非輔助數(shù)據(jù)的同步算法和基于輔助數(shù)據(jù)的同步算法。目前應(yīng)用最廣泛的基于導(dǎo)頻的定時(shí)和頻偏估計(jì)算法是由Schmidl提出的。這種算法采用相同的兩段訓(xùn)練序列進(jìn)行定時(shí)，該方法采用遞推公式進(jìn)行計(jì)算，實(shí)現(xiàn)復(fù)雜度很低，在OFDM系統(tǒng)中被廣泛采用，然而這種方法的定時(shí)判決函數(shù)存在一個(gè)誤差平臺(tái)，會(huì)引起很大的定時(shí)偏差。為了減小定時(shí)判決函數(shù)的誤差平臺(tái)造成的影響，Minn對(duì)Schmidl的方法做出了一定的改進(jìn)。Minn的定時(shí)判決函數(shù)是一個(gè)尖峰，在一定程度上消除了誤差平臺(tái)的影響；Park提出了一種定時(shí)判決函數(shù)更加尖銳的波形。但是由于循環(huán)前綴的存在，這種方法的判決函數(shù)有很大的旁瓣，在循環(huán)前綴較長時(shí)，幾乎與主瓣的高度相同，在信噪比較低的情況下，很難得到正確的定時(shí)結(jié)果。采用訓(xùn)練序列與本地PN碼互相關(guān)有明顯的單峰值，但在頻偏較大的情況下，定時(shí)判決函數(shù)會(huì)嚴(yán)重變形，引起較大的定時(shí)誤差。

　　本文針對(duì)一種長短序列相結(jié)合的符號(hào)定時(shí)算法，給出了精確定時(shí)的FPGA設(shè)汁方案，并對(duì)該方法進(jìn)行了FPGA實(shí)現(xiàn)。在實(shí)現(xiàn)的過程中，采用狀態(tài)機(jī)、流水線等設(shè)計(jì)方法，優(yōu)化了系統(tǒng)的資源和運(yùn)算速度，增強(qiáng)了本設(shè)計(jì)的應(yīng)用價(jià)值。

　　本文首先介紹了OFDM系統(tǒng)的幀結(jié)構(gòu)，然后介紹了精同步的FPGA實(shí)現(xiàn)結(jié)構(gòu)，并對(duì)實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行了分析，最后對(duì)相關(guān)Matlab仿真結(jié)果進(jìn)行了分析，并給出精同步FPGA的實(shí)現(xiàn)資源損耗報(bào)表。

　　1 OFDM數(shù)據(jù)幀結(jié)構(gòu)

　　本文中OFDM系統(tǒng)參照目前廣泛應(yīng)用于無線局域網(wǎng)中的IEEE 802．11a標(biāo)準(zhǔn)，以突發(fā)模式傳輸數(shù)據(jù)，其數(shù)據(jù)幀前端的前導(dǎo)碼用作同步，AGC，頻偏估計(jì)。它的前導(dǎo)碼結(jié)構(gòu)如圖1所示。前導(dǎo)碼包括長訓(xùn)練序列和短訓(xùn)練序列兩個(gè)部分。短訓(xùn)練序列分為10段，每段長度為32個(gè)抽樣點(diǎn)；長訓(xùn)練序列分為2段，每段長度為128個(gè)抽樣點(diǎn)，加上保護(hù)前綴，總長度為640個(gè)抽樣點(diǎn)。前導(dǎo)碼之后是數(shù)據(jù)部分。

　　2 精同步FPGA設(shè)計(jì)及分析

　　2．1 精同步FPGA設(shè)計(jì)

　　精同步用于信號(hào)的精確定時(shí)。本文假設(shè)系統(tǒng)已經(jīng)完成粗頻偏估計(jì)，系統(tǒng)的頻偏在精同步能夠容忍的范圍內(nèi)。該設(shè)計(jì)采用本地序列地與長訓(xùn)練序列相關(guān)的方法，由于本地序列不受噪聲的影響，相關(guān)運(yùn)算后，判決函數(shù)存在明顯的單峰值，可進(jìn)行精確定時(shí)。系統(tǒng)后續(xù)數(shù)據(jù)幀還有循環(huán)保護(hù)前綴和信道估計(jì)的處理，精同步的已經(jīng)可以達(dá)到系統(tǒng)性能的要求。

　　本文從資源消耗角度出發(fā)，對(duì)傳統(tǒng)方法進(jìn)行了改進(jìn)，在不降低系統(tǒng)性能的前提下優(yōu)化了系統(tǒng)資源消耗。

　　精同步主要由本地相關(guān)器、累加器和閾值判決器三個(gè)模塊組成，設(shè)計(jì)采用流水線的方式，實(shí)現(xiàn)結(jié)構(gòu)如圖2所示。

　　式中：r（n）表示輸入數(shù)據(jù)；C（n）是與本地序列相關(guān)的相關(guān)值；P（n）表示信號(hào)的功率，用作信號(hào)能量的歸一化。