電子發(fā)燒友網(wǎng)核心提示：可編程邏輯器件主要包括FPGA和CPLD，F(xiàn)PGA是Field Programmable Gate Array縮寫(xiě)，意為現(xiàn)場(chǎng)可編程門(mén)陣列；CPLD是Complex Promrammable Logic Device的縮寫(xiě)，意為復(fù)雜可編程邏輯器件。

　 　隨著芯片技術(shù)的發(fā)展，CPLD和FPGA的概念在某些方面已經(jīng)模糊，如Altera和Lattice公司把小容量（小于2K左右邏輯單元）非揮發(fā)的可編 程器件歸到CPLD里；如Altera的MAXII系列和Lattice的MACH XO系列芯片，把基于SRAM的FPGA和FLASH的儲(chǔ)存單元做到一個(gè)芯片里面。那么CPLD與FPGA區(qū)別有哪些？電子發(fā)燒友網(wǎng)編輯跟大家一起分享。

　　本站小編將從結(jié)構(gòu)、系統(tǒng)、設(shè)計(jì)技巧、廠商命名法則等幾個(gè)方面來(lái)為大家闡述和分析CPLD與FPGA的區(qū)別，并分享CPLD與FPGA的辨別方法。

　　1.結(jié)構(gòu)上的區(qū)別

　　CPLD是粗粒結(jié)構(gòu)，這意味著進(jìn)出器件的路徑經(jīng)過(guò)較少的開(kāi)關(guān)，相應(yīng)地延遲也小。因此，與等效的FPGA相比，CPLD可工作在更高的頻率，具有更好的性能。CPLD的另一個(gè)好處是其軟件編譯快，因?yàn)槠湟子诼酚傻慕Y(jié)構(gòu)使得布放設(shè)計(jì)任務(wù)更加容易執(zhí)行。

　　FPGA是細(xì)粒結(jié)構(gòu)，這意味著每個(gè)單元間存在細(xì)粒延遲。如果將少量的邏輯緊密排列在一起，F(xiàn)PGA的速度相當(dāng)快。然而，隨著設(shè)計(jì)密度的增加，信號(hào)不得不通過(guò)許多開(kāi)關(guān)，路由延遲也快速增加，從而削弱了整體性能。CPLD的粗粒結(jié)構(gòu)卻能很好地適應(yīng)這一設(shè)計(jì)布局的改變。

　　FPGA與CPLD通常的分類方法是：

　　將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice（原Vantis）的Mach系列等。

　　將以查表法結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為FPGA，如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。