4 IP核在FPGA上的具體實現(xiàn)

在Xilinx公司芯片XC5VLX50T-1I上利用PCI的IP核實現(xiàn)PCI接口的讀寫。FPGA的內(nèi)部結(jié)構(gòu)如 圖1所示。

圖1FPGA內(nèi)部結(jié)構(gòu)圖

4.1 寄存器讀寫
在Target模式下進(jìn)行數(shù)據(jù)傳輸，設(shè)備能做的就是響應(yīng)主設(shè)備的命令，接收數(shù)據(jù)完全處于被動狀態(tài)。設(shè)計只實現(xiàn)Target模式的單個數(shù)據(jù)傳輸，因此時序相對簡單。

4.2DMA操作
在Initiator模式下進(jìn)行數(shù)據(jù)傳輸必須嚴(yán)格按照PCI局部總線規(guī)范進(jìn)行。實際應(yīng)用時，將FPGA的數(shù)據(jù)通過PCI總線寫入到計算機內(nèi)存，若傳輸要求的速度高，通常以DMA方式實現(xiàn)，由硬件設(shè)備代替CPU接管總線并負(fù)責(zé)數(shù)據(jù)傳輸，省去了由CPU負(fù)責(zé)傳輸時所必須的尋址指令。DMA控制器在IP核Initiatorburst寫操作基礎(chǔ)上完成。

DMA部分的設(shè)計是本地邏輯的重要部分，設(shè)計的優(yōu)劣會影響到數(shù)據(jù)的傳輸速率。參看參考文 獻(xiàn)［ 6］中的具體的控制流程狀態(tài)機，如圖2所示。

圖2DMA控制狀態(tài)機

REQ_S：主設(shè)備開始向總線仲裁器申請總線；然后根據(jù)DIR確定進(jìn)入讀狀態(tài)還是寫狀態(tài)。
WRITE_S：寫狀態(tài)；數(shù)據(jù)傳輸結(jié)束時，判斷是否需要重新申請總線。
READ_S：讀狀態(tài)；數(shù)據(jù)傳輸結(jié)束時，判斷是否需要重新申請總線。
DEAD_S：致命錯誤的終結(jié)狀態(tài)；OOPS_S：傳輸評估狀態(tài)。

根據(jù)DMA控制器程序的設(shè)計，需要設(shè)置的參數(shù)有目標(biāo)初始地址（START_ADDR）、目標(biāo)結(jié)束地址（END_ADDR）、讀寫設(shè)置（DIR）、burst長度（BURST_LENGTH）和開始標(biāo)志（START）。

Initiatorburstwrite模式實際工作時，在ChipScope軟件中觀察到的時序圖如圖3所示。

圖3用戶端DMA接口時序

4.3 驅(qū)動程序開發(fā)
在WindowsXP操作系統(tǒng)下，以VC++6．0為 開發(fā)環(huán)境， 利用WinDriver工具開發(fā)PCI接口的驅(qū)動程序。寄存器寫操作直接采用WinDriver提供的函數(shù)XXX_WriteDword（）；寄存器讀操作采用函數(shù)XXX_ReadDword（）。

DMA操作分為2部分：①申請一段連續(xù)的內(nèi)存， 用函數(shù)WD_DMALock（）申請指定大小的連續(xù)數(shù)據(jù)緩沖區(qū)；②寫參數(shù)至FPGA相應(yīng)寄存器中，最后 啟動傳輸， 傳輸結(jié)束后，用DMA－＞pUserAddr訪問存放數(shù)據(jù)的數(shù)據(jù)緩沖區(qū)。

由此可見，利用Windriver開發(fā)PCI的驅(qū)動程序是較為方便的。另外，在驅(qū)動程序開發(fā)完成后，還可以很方便地打包成安裝文件，從而使驅(qū)動程序可以獨立運行。

5結(jié)束語

基于PCI總線的接口設(shè)計已經(jīng)不是一個新鮮的課題，但隨著設(shè)計開發(fā)提出的指標(biāo)越來越高，開發(fā)的難度并未減弱。Xilinx公司的PCIIP核集成在FPGA中，完成接口功能，并與用戶邏輯配合工作，實現(xiàn)數(shù)據(jù)的緩存和傳輸。相比較采用專用處理芯片的方法，雖然增加了設(shè)計的復(fù)雜度，但是系統(tǒng)的可移植性好，系統(tǒng)升級也容易。經(jīng)過實踐測試，大大縮小 電路板面積， 更有靈活、穩(wěn)定、可靠的特點。對于DMA控制器的設(shè)計能提高數(shù)據(jù)傳輸?shù)乃俾剩?PCI總線的性能得到充分發(fā)揮，相信以后會得到更廣泛的應(yīng)用。