設(shè)計(jì)工程師通常使用C等編程語言來開發(fā)基于微處理器或微控制器架構(gòu)的嵌入式系統(tǒng)。 C語言的普及催生了用于程序庫、編譯器和操作系統(tǒng)等工具的大型技術(shù)生態(tài)系統(tǒng)?，F(xiàn)場(chǎng)可編程門陣列（FPGA）是嵌入式領(lǐng)域的新技術(shù)，采用硬件描述語言來創(chuàng)建可重配置數(shù)字邏輯。為了描述硬件和利用數(shù)字電路的高性能并行性，硬件描述語言提供的語法與軟件工程師習(xí)慣使用的語法截然不同。通過提供包含軟件工程師熟悉的編程構(gòu)造的FPGA開發(fā)環(huán)境，在設(shè)計(jì)中使用FPGA嵌入式軟件工程師就可以充分發(fā)揮FPGA的優(yōu)勢(shì)。

使用NI硬件的嵌入式系統(tǒng)設(shè)計(jì)工程師在構(gòu)建其系統(tǒng)時(shí)可以選擇一系列編程語言和工具。閱讀本文檔，了解如何編程N(yùn)I嵌入式系統(tǒng)以及下載您需要的軟件工具。

1. NI嵌入式系統(tǒng)架構(gòu)介紹

NI可重配置I/O (RIO)平臺(tái)包括兩個(gè)可編程硬件：運(yùn)行實(shí)時(shí)操作系統(tǒng)(RTOS)的微處理器和FPGA。這使您可以根據(jù)每個(gè)任務(wù)的重要性，在FPGA和RTOS之間為代碼分區(qū)。

?

圖1. NI嵌入式硬件架構(gòu)

NI可重配置硬件

在嵌入式系統(tǒng)設(shè)計(jì)中引入FPGA，使得無需自定義ASIC設(shè)計(jì)就可以創(chuàng)建高性能數(shù)字邏輯。FPGA的開發(fā)通常是采用基于文本的硬件描述語言來實(shí)現(xiàn)，如VHDL或Verilog，這些是由數(shù)字設(shè)計(jì)工程師編寫。但是由于這些硬件描述語言的語法過于復(fù)雜，要利用FPGA設(shè)計(jì)的全部功能非常困難。這一點(diǎn)充分體現(xiàn)在嵌入式行業(yè)亟需尋找更高層次抽象的FPGA設(shè)計(jì)，如C-to-gates工具或LabVIEW FPGA的G語言等圖形化編程語言。

?

圖2. NI嵌入式系統(tǒng)軟件架構(gòu)

NI嵌入式軟件架構(gòu)

實(shí)時(shí)操作系統(tǒng) - 您可以靈活地選擇使用LabVIEW Real-Time、C / C+ +、文本數(shù)學(xué)或這些語言的組合來編程嵌入式處理器。您可以從多個(gè)軟件架構(gòu)中進(jìn)行選擇，使您既可以集成以往項(xiàng)目的現(xiàn)存源代碼，同時(shí)還可利用LabVIEW的特性來節(jié)省開發(fā)時(shí)間。

FPGA - LabVIEW提供了一種全功能的編程語言，因此如果您熟悉基于文本的傳統(tǒng)編程語言，如C，您就可以放心地使用環(huán)境，同時(shí)利用新硬件平臺(tái)——FPGA的優(yōu)勢(shì)。

2. 選擇NI嵌入式硬件平臺(tái)

NI RIO硬件提供了最好的現(xiàn)成平臺(tái)來幫助您完成任何的控制和監(jiān)測(cè)任務(wù)。NI基于平臺(tái)的方法使得小團(tuán)隊(duì)能夠自信地構(gòu)建創(chuàng)新型嵌入式系統(tǒng)，而且不需要浪費(fèi)開發(fā)時(shí)間和成本在自定義設(shè)計(jì)上。

?

3. NI LabVIEW for FPGA Development

LabVIEW編程環(huán)境顯然非常適用于FPGA編程，因?yàn)樗汕逦仫@示并行機(jī)制和數(shù)據(jù)流。使用?LabVIEW FPGA Module，擅長C語言的工程師和科學(xué)家也可以在他們的設(shè)計(jì)中利用FPGA，而無需學(xué)習(xí)硬件設(shè)計(jì)。此外，F(xiàn)PGA接口C API提供了FPGA和實(shí)時(shí)應(yīng)用程序之間的通信層，用于實(shí)現(xiàn)I/O控制和數(shù)據(jù)流。有了這個(gè)API，您可以使用LabVIEW圖形化工具對(duì)FPGA進(jìn)行編程，并選擇LabVIEW或C / C+ +工具來對(duì)系統(tǒng)內(nèi)的處理器進(jìn)行編程。?

LabVIEW FPGA可幫助您創(chuàng)建自定義測(cè)量和控制硬件而無需底層硬件描述語言或板卡級(jí)設(shè)計(jì)。您可以使用此自定義硬件來實(shí)現(xiàn)獨(dú)特的定時(shí)和觸發(fā)程序、超高速控制、數(shù)字協(xié)議連接、數(shù)字信號(hào)處理(DS)，P以及許多其他需要高速硬件可靠性和嚴(yán)格確定性的應(yīng)用。

?

?

圖3. LabVIEW FPGA中定時(shí)循環(huán)

4. C/C++實(shí)時(shí)應(yīng)用程序開發(fā)

程序員有幾種不同的軟件架構(gòu)可供選擇，但是他們必須首先將項(xiàng)目需求與最佳的軟件設(shè)計(jì)進(jìn)行匹配。他們必須考慮軟件性能預(yù)期等技術(shù)需求以及項(xiàng)目截止期限、現(xiàn)有代碼重用和團(tuán)隊(duì)成員的編程語言技能等業(yè)務(wù)需求。

例如，系統(tǒng)設(shè)計(jì)人員必須決定如何最好地利用LabVIEW的生產(chǎn)效率優(yōu)勢(shì)來進(jìn)行實(shí)時(shí)編程，同時(shí)集成之前項(xiàng)目的C / C+ +代碼。一種解決方案是從LabVIEW應(yīng)用程序中調(diào)用C或C+ +共享庫，C或C+ +共享庫使用的是LabVIEW固有的并行線程調(diào)度。設(shè)計(jì)人員還可以使用內(nèi)置的LabVIEW信號(hào)處理函數(shù)或結(jié)合LabVIEW MathScript RT模塊使用.m算法，進(jìn)一步節(jié)省開發(fā)精力。另外，程序員可以使用Eclipse或任何其他的集成開發(fā)環(huán)境(IDE)來開發(fā)、調(diào)試和部署完全使用C或C+ +編寫的應(yīng)用程序，同時(shí)利用LabVIEW的優(yōu)勢(shì)來編程FPGA。