3 軟件部分設(shè)計(jì)

　　在完成SOPC虛擬硬件平臺設(shè)計(jì)后，在SDK （Software Development Kit）集成開發(fā)環(huán)境中進(jìn)行TFT—LCD模塊控制器應(yīng)用程序的設(shè)計(jì)。

　　在導(dǎo)入自行設(shè)計(jì)的TFT-LCD IP核后，EDK會自動生成該IP核的基本驅(qū)動庫，將TFT-LCD控制器作為寄存器進(jìn)行各項(xiàng)操作。利用這些底層API函數(shù)，根據(jù)功能需要，作者編寫了LCD下列幾個(gè)顯示功能函數(shù)，供后續(xù)進(jìn)一步圖形顯示開發(fā)使用．部分主要函數(shù)及其功能說明如下：

　?。?）void LCD_ Cmd（Xuint32 reg）

　　功能：設(shè)置寄存器地址，在對顯示模塊傳送寄存器地址時(shí)，LCD控制器驅(qū)動FPGA芯片向TFT顯示模塊的CS、RS、WR引腳輸出低電平，完成后再將WR引腳電平拉高。

　?。?）void LCD_Data（Xuint32 data）

　　功能：送參數(shù)到寄存器中或者送顯示數(shù)據(jù)到GRAM 中，在對顯示模塊傳送寄存器地址時(shí)。LCD控制器驅(qū)動FPGA芯片向TFT顯示模塊的 、RS、WR引腳輸出高電平信號，完成后再將WR引腳電平下拉。

　?。?）void LCD_Reg— Set1（Xuint32 reg，Xuint32 data）

　　功能：把數(shù)據(jù)送到特定的寄存器，通過調(diào)用上面的兩個(gè)函數(shù)完成．當(dāng)RS輸出為低電平時(shí)，寫寄存器地址；當(dāng)RS輸出為高電平時(shí)，寫寄存器的設(shè)置參數(shù)。

　?。?）void LCD Pixel（Xuintl6 x，Xuintl6 Y，Xuint32 color）

　　功能：將指定顏色的像素在屏幕指定位置顯示的函數(shù)。

　　基于以上針對像素操作的函數(shù)，可以構(gòu)建任何高級功能顯示函數(shù)，如顯示字符函數(shù)void display_char（BYTE p）和顯示位圖函數(shù)void Display_Bitmap（Xuint32*pic）。

　　4 系統(tǒng)測試運(yùn)行

　　SOPC系統(tǒng)的OPB總線時(shí)鐘頻率設(shè)定為50 MHz，Microblaze片上的高速緩存設(shè)為8 kB，面板內(nèi)部顯示幀速率設(shè)為60 Hz，顯示分辨率為320×240，色彩顯示深度16 bit（65 536色）。

　　經(jīng)過對軟件程序的編譯、匯編和鏈接，生成可執(zhí)行文件，進(jìn)行在線聯(lián)機(jī)調(diào)試并調(diào)試成功后，在XPS中將軟件設(shè)計(jì)中生成的軟件鏡像同硬件設(shè)計(jì)中生成的配置文件合并，生成最終的FPGA下載配置文件，下載到芯片中上電運(yùn)行。

　　測試時(shí)，將要顯示的圖形和字符預(yù)先存儲在DDR SDRAM 指定的地址區(qū)間，然后將其讀出送給TFT—LCD顯示，具體的工作流程如圖4所示．測試結(jié)果表明圖形和字符結(jié)果均正常顯示，表明系統(tǒng)可以正常穩(wěn)定工作。

　　5 結(jié)束語

　　實(shí)際運(yùn)行表明，基于Xilinx SOPC系統(tǒng)的TFT—LCD除了具有良好的顯示效果外，其最大的優(yōu)點(diǎn)在于與傳統(tǒng)FPGA設(shè)計(jì)LCD控制器的方法相比，今后進(jìn)一步進(jìn)行圖形設(shè)計(jì)時(shí)只需在此基礎(chǔ)上調(diào)用當(dāng)前設(shè)計(jì)的顯示功能子函數(shù)即可進(jìn)行高層的應(yīng)用程序設(shè)計(jì)．由于使用的微處理器軟核、系統(tǒng)高速外圍總線和控制器IP都是在整個(gè)FPGA芯片上實(shí)現(xiàn)，因此整個(gè)系統(tǒng)的速度和穩(wěn)定性有了很大提高，系統(tǒng)使用的大容量DDR SDRAM 可以進(jìn)行大量數(shù)據(jù)的存儲和處理，為今后在此平臺上進(jìn)一步進(jìn)行多媒體開發(fā)提供了良好而又堅(jiān)實(shí)的基礎(chǔ)。