狀態(tài)機(jī)的初始狀態(tài)為STATE3，控制端口默認(rèn)置高，在FPGA在收到STM32F417發(fā)出的采集命令EN后，轉(zhuǎn)入STATE0，輸出脈沖（ｗR＋CS）啟動(dòng)AD轉(zhuǎn)換，并且向AD芯片寫(xiě)入8位控制字，完成初始化，然后，STATE1等待AD完成數(shù)據(jù)轉(zhuǎn)換，轉(zhuǎn)換結(jié)束時(shí)，AD產(chǎn)生中斷信號(hào)INT，接著進(jìn)入STATE2，進(jìn)而輸出脈沖信號(hào)（RD＋CS），讀取轉(zhuǎn)換的結(jié)果。該過(guò)程使用VERILｏGHDL語(yǔ)言來(lái)描述，時(shí)序仿真如圖5所示。

圖5 ?AD控制時(shí)序仿真

在實(shí)際應(yīng)用中，AD的轉(zhuǎn)換量程選擇為±10V，雙極性，使用內(nèi)部轉(zhuǎn)換模式，控制字后3位選擇輸入通道。由MAX196用戶(hù)文檔可知，通道0采集的控制字為0X58，假設(shè)得到的轉(zhuǎn)換結(jié)果為0X3EF，為了下一步數(shù)據(jù)存儲(chǔ)的需求，設(shè)計(jì)將數(shù)據(jù)緩存在寄存器DATA［11∶0］中，并產(chǎn)生一個(gè)ｏVER中斷信號(hào)用于后期處理。

3．1．2數(shù)據(jù)緩存

緩存的設(shè)置主要是解決AD連續(xù)高速的數(shù)據(jù)采集與STM32F417數(shù)據(jù)處理周期不匹配的問(wèn)題，當(dāng)AD完成一個(gè)通道的數(shù)據(jù)采集時(shí)，需要對(duì)數(shù)據(jù)進(jìn)行緩存，考慮到FSMC總線(xiàn)接口的特點(diǎn)，在設(shè)計(jì)中，使用FPGA內(nèi)部的雙口RAM完成數(shù)據(jù)緩存［10］，由ＱUARTUSII自帶的IP核生成，其中RAM的讀取端連接FSMC接口，而寫(xiě)入端連接AD，寫(xiě)緩存的地址通過(guò)寫(xiě)緩存控制模塊進(jìn)行控制。

信號(hào)EN在啟動(dòng)AD控制模塊的同時(shí)，將寫(xiě)緩存控制模塊的地址清0，在ｏVER信號(hào)的觸發(fā)下，地址加1，并且產(chǎn)生RAM寫(xiě)信號(hào)RAM＿ｗE，寄存器DATA［11∶0］的數(shù)據(jù)寫(xiě)入RAM里，在連續(xù)6路的采集中，每一路的數(shù)據(jù)對(duì)應(yīng)不同的地址，進(jìn)而完成數(shù)據(jù)的緩存。時(shí)序仿真如圖6所示。

圖6 ?緩存讀寫(xiě)時(shí)序

采集結(jié)束后，STM32F417通過(guò)讀取存儲(chǔ)地址分別得到6個(gè)通道的采集數(shù)據(jù)，進(jìn)而完成下一步的數(shù)據(jù)處理和傳輸。

3．2、數(shù)字差分信號(hào)采集

數(shù)字差分信號(hào)的采集首先需要將差分電平轉(zhuǎn)換成數(shù)字電平，選用MAXIN公司的MAX3362作為數(shù)字差分信號(hào)收發(fā)器。數(shù)字信號(hào)既有并行數(shù)據(jù)，也有串行數(shù)據(jù)，在同步觸發(fā)脈沖的作用下，可通過(guò)FPGA內(nèi)部邏輯電路對(duì)數(shù)據(jù)進(jìn)行處理。對(duì)于15路并行數(shù)據(jù)，通過(guò)集成電路74373＋74541的邏輯組合模塊進(jìn)行采集，在同步時(shí)鐘SｙNC1置高時(shí)將數(shù)據(jù)鎖存至74373，而對(duì)于1路串行數(shù)據(jù)，則通過(guò)74164＋74541的邏輯組合，在觸發(fā)脈沖SｙNC2的上升沿將數(shù)據(jù)由串行轉(zhuǎn)為并行，STM32F417向?qū)?yīng)的地址發(fā)出讀指令，地址經(jīng)譯碼后，選通緩沖器74541，從而得到相應(yīng)數(shù)據(jù)。