在芯片規(guī)劃的初期，會(huì)出現(xiàn)兩個(gè)問題：電源管理策略，以及頂層的信號(hào)、時(shí)鐘與電源走線問題，而EDA供應(yīng)商已對(duì)這些變化作出了回應(yīng)?，F(xiàn)在，所有大公司都有電源感知流程，鼓勵(lì)設(shè)計(jì)者在早期用標(biāo)準(zhǔn)CPF(公共電源格式)或UPF文件捕捉電源意圖，然后通過綜合、布局布線和驗(yàn)證來引導(dǎo)實(shí)現(xiàn)電源管理。

　　供應(yīng)商正越來越多地注意到設(shè)計(jì)團(tuán)隊(duì)的一個(gè)需求，那就是早在設(shè)計(jì)的分區(qū)和平面規(guī)劃階段，就要擁有初始的布線信息。Mentor Graphics公司布局布線部經(jīng)理Pravin Madhani認(rèn)為：“在設(shè)計(jì)的早期階段，最大的意外就是堵塞。因此人們會(huì)非常早地使用自己的布局布線工具，檢查潛在的堵塞問題?！边@種趨勢轉(zhuǎn)而促使布局布線工具供應(yīng)商擴(kuò)展了自己的工具，使之可以用于設(shè)計(jì)的初期階段。

　　意外的堵塞問題會(huì)產(chǎn)生高昂的后果。Open-Silicon的Madraswala稱：“我們一系列塊都遭遇了堵塞問題。我們必須返回去，重寫RTL來解決這些問題?！边@就要對(duì)那些塊再走一遍驗(yàn)證、設(shè)置和綜合過程。而Open-Silicon則是從頭建立一個(gè)通向HiSilicon的RTL設(shè)計(jì)的快速反饋路徑，方法是在中國的HiSilicon公司派駐了一個(gè)六人設(shè)計(jì)團(tuán)隊(duì)。

　　第三方IP的堵塞意外可能更糟。例如，IP供應(yīng)商缺乏資源，不能按你的時(shí)間表修改RTL，或者堵塞是出現(xiàn)在一個(gè)硬IP塊的管腳處。在最差情況下，SoC團(tuán)隊(duì)可能不得不更換IP供應(yīng)商。于是，使設(shè)計(jì)分區(qū)和布局與功率策略保持一致，并且擁有一個(gè)頂級(jí)布線的早期視圖，就成為了任務(wù)關(guān)鍵的問題。

　　綜合與驗(yàn)證

　　Open-Silicon、Vitesse和Redpine的設(shè)計(jì)團(tuán)隊(duì)并不認(rèn)為綜合是一個(gè)大問題。他們更關(guān)注如何避免重復(fù)地做綜合。Madraswala說：“我們把每個(gè)RTL塊看成像是一個(gè)獨(dú)立的片芯。然后我們?cè)谝粋€(gè)足夠高的結(jié)果品質(zhì)上，關(guān)注每個(gè)塊在流程中的每個(gè)步驟。這樣的結(jié)果可能是，在時(shí)鐘插入后，我們只要做一次綜合。”O(jiān)pen-Silicon使用自己的綜合工具，自動(dòng)地插入時(shí)鐘門控。另外，Madraswala稱，在架構(gòu)級(jí)的配置用于處理芯片的電源管理。“存在著電源島，但是，由于電源管理已通過RTL成為顯式的，因此我們不需要像CPF一類的東西?！蓖瑯樱琕itesse的設(shè)計(jì)使用了大量的時(shí)鐘門控，但只有一個(gè)電源門控的塊，而Chadra報(bào)告稱普通綜合流程中沒有問題。

　　但是，Redpine采用了一種更積極的電源管理策略，使工具更加復(fù)雜。這種方案已影響到了設(shè)計(jì)流程(圖2)。Mattela稱，原則上，如果你正確地組織了RTL，并精確地捕捉了自己的電源意圖，就應(yīng)該能將RTL、UPF和電源感知庫送入綜合步驟，并且獲得一個(gè)包含全部已就位絕緣體、電平轉(zhuǎn)換器以及控制的網(wǎng)表。但他傷心地說，現(xiàn)實(shí)中，“你按了按鍵，可什么事也沒發(fā)生?！苯Y(jié)構(gòu)上一切完美無誤，但如果用電壓感知工具做一次詳細(xì)的手工驗(yàn)證，就會(huì)發(fā)現(xiàn)完全不同的情況。

?

　　圖2. Redpine公司的方法包括對(duì)電源意圖的早期捕獲，以及對(duì)實(shí)現(xiàn)的后期檢查。

　　驗(yàn)證似乎采用了不同于綜合的新次序。隨著復(fù)雜性的增加，功能驗(yàn)證開始得更早，在一個(gè)更抽象的層級(jí)。Vitesse的Chadra稱：“我們采用一種基于覆蓋的OVM(開放驗(yàn)證方法)方案”。在24端口交換核心與MIPS CPU核心的性能模型中，設(shè)計(jì)早期啟動(dòng)了該過程，以了解芯片在有流量情況下的動(dòng)態(tài)性能。然后繼續(xù)對(duì)更多細(xì)節(jié)作驗(yàn)證，直到時(shí)鐘門控電路和絕緣體就位，測試平臺(tái)驅(qū)動(dòng)門級(jí)模型。Chadra說：“根據(jù)我們的需求文檔，我們的驗(yàn)證計(jì)劃中有特定的目標(biāo)。我們會(huì)隨著代碼覆蓋的程度而增加這些目標(biāo)，指導(dǎo)驗(yàn)證工作。”

　　Redpine的Mattela稱，該公司的DVFS設(shè)計(jì)需要特別小心。部分問題源于邏輯仿真器，因?yàn)樗⒉荒苷f明，信號(hào)電平的一個(gè)失配是否會(huì)對(duì)電壓島之間的一根路徑造成毀滅性破壞。于是，Redpine的驗(yàn)證工程師求助于手工技術(shù)，如強(qiáng)制某節(jié)點(diǎn)為三態(tài)，看下游會(huì)發(fā)生什么。Mattela警告說，一部分問題是你永遠(yuǎn)不知道正在使用的模型的來源。他表示：“不要信任處于多電壓狀況下的那些模型。你不知道它們的編寫者是電子工程師還是軟件人員，后者認(rèn)為一就是一，零就是零?！?/p>