chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AMD Versal自適應(yīng)SoC CPM5 QDMA的Tandem PCIe啟動流程介紹

XILINX開發(fā)者社區(qū) ? 來源:XILINX開發(fā)者社區(qū) ? 2024-09-18 10:07 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文作者:AMD 工程師Iris Yang

本文將從硬件設(shè)計和驅(qū)動使用兩個方面介紹基于 CPM5 QDMA 的 AMD Versal 自適應(yīng) SoC 的 Tandem 設(shè)計和啟動流程。

Versal QDMA 的兩個 PCIe 控制器都支持不同方式的 Tandem (Tandem PROM ? Tandem PCIe)。和其他系列的 Tandem 選項一樣,Tandem PROM 是 Tandem 配置的簡化模式,只是其中兩個階段都包含在同一個 pdi 里面,用戶可以把這個 pdi 文件存到 PROM 中,系統(tǒng)會先配置 CPM 然后再去配置其他部分這樣就能比較容易的滿足120ms 啟動時間的要求。

而 Tandem PCIe 則更為復(fù)雜,它第二部分的加載基于 PCIe 鏈路,在 BD 設(shè)計中必須包含從 CPM MASTER 到 PMC Slave 的路徑。而在 PMC 中需要使用特定的加載到的接口 Slave Boot Interface(SBI),其位于 AMD Versal設(shè)備地址 0x102100000。

Tandem PCIe 的軟硬件流程

首先在 CPM 生成界面選擇 DMA,把 Tandem mode 選擇為 Tandem PCIE。第二頁選擇 QDMA,其他都可以用默認選項。

CIPS 的 PCIE Reset 復(fù)位選擇和板上一致。

wKgaombqNhqAHonqAAHwYlZwzzw387.jpg

按照下圖連接 BD,需要連上復(fù)位 sys_reset ,連接 NOC, 并且把 CPM 的 Master 和 PMC 的 Slave 連上, 按照下圖把地址分配到 0x102100000 (slave boot stream), 這樣 QDMA 的傳輸目標地址就設(shè)置為從 0x102100000 開始。NOC 另一側(cè)可以連接 BRAM 和其他需要的用戶側(cè) PL 邏輯。

wKgZombqNhqAPzfrAALVtrPr6rk895.jpg

wKgZombqNhqAQgGJAAGQEdLdhtA810.jpg

由于工具并不會自動拉低 PL 的復(fù)位管腳所以用戶必須寫 XSDB (0xF1260330) 地址來拉低復(fù)位或者把 PL Reset 管腳從 CDO 中直接拉低并且重新生成 PDI。 如果 PL 的復(fù)位在 CIPS 外面,需要自己去控制這個復(fù)位保證加載完 pdi2 后 PL 可以工作。

生成 pdi 文件后,開始清除原來的驅(qū)動和加載新的驅(qū)動,以下為步驟。

首先可以通過 JTAG 或者 RPOM 的方式,把第一階段的pdi 文件下載進去 并且重啟主機。這個時候可以通過 lspci 看到 AMD Xilinx 的 bdf。然后準備好驅(qū)動和應(yīng)用程序并運行以下程序。

獲取最新的驅(qū)動程序, 驅(qū)動可以從網(wǎng)站下載:

https://github.com/Xilinx/dma_ip_drivers/tree/master/QDMA

從內(nèi)核中刪除舊模塊(僅在必要時)。 $> rmmod qdma-pf

編譯驅(qū)動程序和應(yīng)用程序。 $> make -DTANDEM_BOOT_SUPPORTED

安裝(復(fù)制)驅(qū)動程序和應(yīng)用程序到標準位置。$> make install

載入內(nèi)核模塊。#> modprobe qdma-pf

產(chǎn)生 H2C 的隊列。 $> dma-ctl qdma10000 q add idx 0 dir h2c mode mm

啟動一個隊列, aperture size 是4k $> dma-ctl qdma10000 q start idx 0 dir h2c aperture_size 4096

傳輸 pdi2,這里的大小和名字需要按照實際情況修改:

$> dma-ctl qdma10000_MM_0-f design_wrapper.pdi -s 1384992 -a 0x102100000

卸載驅(qū)動沖 i 性能加載驅(qū)動重復(fù)2-5。

用 xsdb 去寫 o 0xF1260330,如果 pl_reset 連到了stag2 的邏輯上, 如果沒有這步可以省略。

完成其他測試 ,比如 BD design 后面連了 ddr 或者 bram,可以用 dma_to_device 來測試 PL 是否能正確接收數(shù)據(jù)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • amd
    amd
    +關(guān)注

    關(guān)注

    25

    文章

    5584

    瀏覽量

    136280
  • 控制器
    +關(guān)注

    關(guān)注

    114

    文章

    17088

    瀏覽量

    184056
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4385

    瀏覽量

    222595
  • 硬件
    +關(guān)注

    關(guān)注

    11

    文章

    3481

    瀏覽量

    67455
  • PCIe
    +關(guān)注

    關(guān)注

    16

    文章

    1340

    瀏覽量

    85089

原文標題:開發(fā)者分享|AMD Versal? 自適應(yīng) SoC CPM5 QDMA 的 Tandem PCIe 啟動流程介紹

文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    基于AMD Versal器件實現(xiàn)PCIe5 DMA功能

    VersalAMD 7nm的SoC高端器件,不僅擁有比16nm性能更強的邏輯性能,并且其PS系統(tǒng)中的CPM PCIe也較上一代MPSoC
    的頭像 發(fā)表于 06-19 09:44 ?572次閱讀
    基于<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>器件實現(xiàn)<b class='flag-5'>PCIe5</b> DMA功能

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計算加速平臺之 Versal 介紹(2)

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計算加速平臺之 Versal 介紹,以及
    的頭像 發(fā)表于 03-07 16:03 ?1744次閱讀
    【ALINX 技術(shù)分享】<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> AI Edge <b class='flag-5'>自適應(yīng)</b>計算加速平臺之 <b class='flag-5'>Versal</b> <b class='flag-5'>介紹</b>(2)

    Versal CPM AXI Bridge模式的地址轉(zhuǎn)換

    列的 Versal 的產(chǎn)品可支持的 PCIE 最高速率不同,能夠支持PCIE5.0協(xié)議的產(chǎn)品,例如 VPK120,其 CIPS 內(nèi)使用的是 CPM5,而只能支持到
    的頭像 發(fā)表于 05-10 09:47 ?2379次閱讀
    <b class='flag-5'>Versal</b> <b class='flag-5'>CPM</b> AXI Bridge模式的地址轉(zhuǎn)換

    Versal 自適應(yīng)SoC設(shè)計指南

    電子發(fā)燒友網(wǎng)站提供《Versal 自適應(yīng)SoC設(shè)計指南.pdf》資料免費下載
    發(fā)表于 12-14 16:22 ?1次下載
    <b class='flag-5'>Versal</b> <b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>設(shè)計指南

    Versal自適應(yīng)SoC系統(tǒng)集成和 確認方法指南

    電子發(fā)燒友網(wǎng)站提供《Versal自適應(yīng)SoC系統(tǒng)集成和 確認方法指南.pdf》資料免費下載
    發(fā)表于 01-03 10:48 ?0次下載
    <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>系統(tǒng)集成和 確認方法指南

    AMD率先推出符合DisplayPort? 2.1 8K視頻標準的FPGA和自適應(yīng)SoC

    AMD UltraScale+ FPGA 和 AMD Versal 自適應(yīng) SoC 產(chǎn)品系列已率先成為業(yè)界符合 VESA DisplayPo
    的頭像 發(fā)表于 01-24 09:18 ?779次閱讀

    AMD發(fā)布第二代Versal自適應(yīng)SoC,AI嵌入式領(lǐng)域再提速

    AMD表示,第二代Versal系列自適應(yīng)SoC搭載全新的AI引擎,相較上一代Versal AI Edge系列,每瓦TOPS功率可實現(xiàn)最多3倍
    的頭像 發(fā)表于 04-11 16:07 ?1212次閱讀

    AMD Versal? Adaptive SoC CPM PCIE PIO EP設(shè)計CED示例

    本文可讓開發(fā)者們看懂 AMD Vivado Design Tool 2023.2 中的“AMD Versal Adaptive SoC CPM
    的頭像 發(fā)表于 05-10 09:39 ?1014次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>? Adaptive <b class='flag-5'>SoC</b> <b class='flag-5'>CPM</b> <b class='flag-5'>PCIE</b> PIO EP設(shè)計CED示例

    第二代AMD Versal Prime系列自適應(yīng)SoC的亮點

    第二代 Versal Prime 系列自適應(yīng) SoC 是備受期待的 Zynq UltraScale+ MPSoC 產(chǎn)品線的繼任產(chǎn)品,該產(chǎn)品線已廣泛應(yīng)用于廣播與專業(yè)音視頻行業(yè)的設(shè)備中。第二代
    的頭像 發(fā)表于 09-14 15:32 ?947次閱讀
    第二代<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> Prime系列<b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>的亮點

    AMD推出第二代Versal Premium系列

    近日,AMD(超威,納斯達克股票代碼:AMD )今日宣布推出第二代 AMD Versal Premium 系列,這款自適應(yīng)
    的頭像 發(fā)表于 11-13 09:27 ?902次閱讀

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(上)

    在最新發(fā)布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是啟用了僅適用于 AMD Versal 自適應(yīng) So
    的頭像 發(fā)表于 01-17 10:09 ?648次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>器件Advanced Flow概覽(上)

    AMD Versal自適應(yīng)SoC器件Advanced Flow概覽(下)

    AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自動為所有 AMD Versal 自適應(yīng) So
    的頭像 發(fā)表于 01-23 09:33 ?692次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>器件Advanced Flow概覽(下)

    第二代AMD Versal Premium系列SoC滿足各種CXL應(yīng)用需求

    第二代 AMD Versal Premium 系列自適應(yīng) SoC 是一款多功能且可配置的平臺,提供全面的 CXL 3.1 子系統(tǒng)。該系列自適應(yīng)
    的頭像 發(fā)表于 04-24 14:52 ?484次閱讀
    第二代<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> Premium系列<b class='flag-5'>SoC</b>滿足各種CXL應(yīng)用需求

    適用于VersalAMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計

    設(shè)計、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計套件提供經(jīng)過優(yōu)化的設(shè)計流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計。 面向硬件開發(fā)人員的
    的頭像 發(fā)表于 05-07 15:15 ?566次閱讀
    適用于<b class='flag-5'>Versal</b>的<b class='flag-5'>AMD</b> Vivado  加快FPGA開發(fā)完成<b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b><b class='flag-5'>SoC</b>設(shè)計

    利用AMD VERSAL自適應(yīng)SoC的設(shè)計基線策略

    您是否準備將設(shè)計遷移到 AMD Versal 自適應(yīng) SoC?設(shè)計基線是一種行之有效的時序收斂方法,可在深入研究復(fù)雜的布局布線策略之前,幫您的 RTL 設(shè)計奠定堅實的基礎(chǔ)。跳過這些步驟
    的頭像 發(fā)表于 06-04 11:40 ?240次閱讀