智能架構(gòu)決策

在賽靈思處理解決方案副總裁 Vidya Rajagopalan 的領(lǐng)導(dǎo)下，Zynq-7000 EPP 設(shè)計(jì)團(tuán)隊(duì)專(zhuān)門(mén)針對(duì)這類(lèi)新器件而推出了一款設(shè)計(jì)精良的架構(gòu)。除了選擇應(yīng)用廣泛且倍受歡迎的 ARM 處理器系統(tǒng)以外，設(shè)計(jì)團(tuán)隊(duì)的一個(gè)重要架構(gòu)決策是在處理系統(tǒng)和可編程邏輯之間廣泛使用高帶寬 AMBA? 高級(jí)擴(kuò)展接口（AXI?）互聯(lián)。這樣一來(lái)便能夠以較低的功耗支持 ARM 雙核 Cortex-A9 MPCore 處理子系統(tǒng)和可編程邏輯之間的多千兆位數(shù)據(jù)傳輸，進(jìn)而消除了控制、數(shù)據(jù)、I/O 和內(nèi)存所面臨的性能瓶頸。

實(shí)際上，賽靈思一直與 ARM 保持緊密合作，力求讓 ARM 架構(gòu)更加適合于 FPGA 應(yīng)用。Rajagopalan 稱(chēng)：“AXI4 擁有存儲(chǔ)器訪(fǎng)問(wèn)版本和流數(shù)據(jù)訪(fǎng)問(wèn)版本。賽靈思推動(dòng)著 ARM 的流定義，因?yàn)槿藗冡槍?duì)應(yīng)用而開(kāi)發(fā)的許多 IP （例如高帶寬視頻）均為流 IP。ARM 的產(chǎn)品沒(méi)有這種流接口，因此他們選擇與我們合作?！?br style="PADDING-RIGHT: 0px; PADDING-LEFT: 0px; PADDING-BOTTOM: 0px; MARGIN: 0px; PADDING-TOP: 0px; FONT-FAMILY: Arial, Helvetica, sans-serif" />
Getman 稱(chēng)這款架構(gòu)的另一個(gè)主要方面是賽靈思將一組有益的標(biāo)準(zhǔn)接口 IP 硬化到 Zynq-7000 EPP 芯片中。他說(shuō)：“我們盡量選擇應(yīng)用更廣泛的外設(shè)，例如 USB、以太網(wǎng)、SDIO、UART、SPI、I2C 和 GPIO 都是標(biāo)準(zhǔn)配置。但有一個(gè)例外，那就是我們還向該器件添加了 CAN。CAN 屬于稍專(zhuān)業(yè)化的硬化核心之一，但它在以下兩個(gè)主要目標(biāo)市場(chǎng)中應(yīng)用廣泛：工業(yè)和汽車(chē)業(yè)。將其硬化在器件中只是 Zynq-7000 EPP 的又一個(gè)賣(mài)點(diǎn)。

在內(nèi)存方面，Zynq-7000 器件提供了多達(dá) 512 KB 的二級(jí)緩存，由兩個(gè)處理器共享。Getman 說(shuō)：“Zynq-7000 EPP 器件具有 256 KB 的高速暫存區(qū)，這是處理器和 FPGA 都可以訪(fǎng)問(wèn)的共享內(nèi)存。”

一個(gè)單獨(dú)的多標(biāo)準(zhǔn) DDR 控制器可支持三種類(lèi)型的雙倍數(shù)據(jù)速率內(nèi)存。 Rajagopalan 表示：“大多數(shù) ASSP 的目標(biāo)是特定細(xì)分市場(chǎng)，而我們的目標(biāo)是 LP DDR2、DDR2 和 DDR3，因此用戶(hù)可以根據(jù)自身需求在功率和性能之間做出權(quán)衡。這是一種多標(biāo)準(zhǔn) DDR 控制器，而我們是最早提供類(lèi)似控制器的公司之一?！?br style="PADDING-RIGHT: 0px; PADDING-LEFT: 0px; PADDING-BOTTOM: 0px; MARGIN: 0px; PADDING-TOP: 0px; FONT-FAMILY: Arial, Helvetica, sans-serif" />
Zynq-7000 EPP 不僅是一種新器件，也是賽靈思的最新設(shè)計(jì)平臺(tái)， 它與開(kāi)發(fā)板、軟件、IP 和文檔一起提供，可以幫助客戶(hù)迅速上手和運(yùn)行。此外，賽靈思還將在未來(lái)幾年中不斷推出針對(duì)特定垂直市場(chǎng)和特定應(yīng)用的 Zynq-7000 EPP 設(shè)計(jì)平臺(tái)（包括板卡或子卡、IP 和文檔），以幫助設(shè)計(jì)團(tuán)隊(duì)加快產(chǎn)品上市速度。
賽靈思聯(lián)盟計(jì)劃成員和 ARM 聯(lián)盟也將為客戶(hù)提供豐富的 Zynq-7000 EPP 資源，包括主流操作系統(tǒng)、調(diào)試程序、IP、參考設(shè)計(jì)及其它學(xué)習(xí)和開(kāi)發(fā)資料等。

除了創(chuàng)造出色的芯片和配套工具，賽靈思還為 Zynq-7000 EPP 精心提供了簡(jiǎn)單易用的設(shè)計(jì)和編程流程。

以處理器為中心的開(kāi)發(fā)流程

Zynq-7000 EPP 依賴(lài)于一種常見(jiàn)的工具流，嵌入式軟件和硬件工程師可利用這一工具流來(lái)執(zhí)行開(kāi)發(fā)、調(diào)試和實(shí)施任務(wù)。其方法與現(xiàn)在非常相似，即采用通過(guò) Xilinx? ISE? 設(shè)計(jì)套裝和第三方工具提供的常見(jiàn)嵌入式設(shè)計(jì)方法（圖 2）。Getman 注意到，軟件應(yīng)用工程師能使用與在之前的設(shè)計(jì)中采用的相同開(kāi)發(fā)工具。賽靈思為嵌入式軟件應(yīng)用項(xiàng)目提供了軟件開(kāi)發(fā)工具包（SDK，一種基于 Eclipse 的工具套裝）。工程師還可以使用第三方開(kāi)發(fā)環(huán)境，例如 ARM Development Studio 5 (DS-5?)、ARM RealView Development Suite (RVDS?) 或任何其它來(lái)自 ARM 體系的開(kāi)發(fā)工具。

Linux 應(yīng)用開(kāi)發(fā)人員可以充分利用 Zynq-7000 器件中的兩個(gè) Cortex-A9 CPU 內(nèi)核，在對(duì)稱(chēng)多處理器模式下實(shí)現(xiàn)最高的性能。此外，他們還可以在單處理器或?qū)ΨQ(chēng)多處理器模式下運(yùn)行的 Linux 系統(tǒng)（一種實(shí)時(shí)操作系統(tǒng) (RTOS)，包括 VxWorks 等）中設(shè)置 CPU 內(nèi)核，也可以在二者中同時(shí)設(shè)置。為了支持快速開(kāi)始軟件開(kāi)發(fā)，賽靈思為客戶(hù)提供了開(kāi)源的 Linux 驅(qū)動(dòng)程序和裸機(jī)驅(qū)動(dòng)程序，適用于所有外圍處理設(shè)備（USB、以太網(wǎng)、SDIO、UART、CAN、SPI、I²C 和 GPIO）。賽靈思和 ARM 合作伙伴生態(tài)系統(tǒng)還提供了全面支持的 OS/RTOS 板卡支持套件，以及中間件和應(yīng)用軟件。

與此同時(shí)，ISE 設(shè)計(jì)套裝中的硬件設(shè)計(jì)流程與嵌入式處理器設(shè)計(jì)流程相似，并為可擴(kuò)展處理平臺(tái)增加了一些新步驟。處理子系統(tǒng)是一個(gè)擁有整套通用外圍設(shè)備的完整的雙核系統(tǒng)。硬件設(shè)計(jì)師可以通過(guò)在可編程邏輯中為處理子系統(tǒng)連接更多軟 IP 外圍設(shè)備，來(lái)擴(kuò)展其處理能力。硬件開(kāi)發(fā)工具 Xilinx Platform Studio 實(shí)現(xiàn)了許多常用硬件開(kāi)發(fā)步驟的自動(dòng)化，還能協(xié)助設(shè)計(jì)師優(yōu)化器件引腳。Getman 介紹說(shuō)：“我們還為 ISE 增加了一些對(duì)硬件斷點(diǎn)和交叉觸發(fā)進(jìn)行共同調(diào)試的功能。對(duì)我們來(lái)說(shuō)，最重要的是要為軟件開(kāi)發(fā)人員和硬件設(shè)計(jì)師們提供舒適的開(kāi)發(fā)環(huán)境?！?br style="PADDING-RIGHT: 0px; PADDING-LEFT: 0px; PADDING-BOTTOM: 0px; MARGIN: 0px; PADDING-TOP: 0px; FONT-FAMILY: Arial, Helvetica, sans-serif" />
一種妥善的編程方法

在賽靈思的產(chǎn)品中，用戶(hù)可以配置可編程邏輯，并通過(guò) AXI “互連”模塊將其連接到 ARM 內(nèi)核，以擴(kuò)展處理器系統(tǒng)的性能和功能范圍。賽靈思和 ARM 合作伙伴生態(tài)系統(tǒng)提供了大量的軟 AMBA 接口 IP 內(nèi)核，供設(shè)計(jì)人員在 FPGA 可編程邏輯中使用。設(shè)計(jì)人員可以用它們來(lái)構(gòu)建其目標(biāo)應(yīng)用所需的任何自定義功能。器件使用的是與 7 系列 FPGA 相同的常見(jiàn)可編程邏輯結(jié)構(gòu)，所以設(shè)計(jì)人員可以加載一個(gè)或者多個(gè)配置文件，甚至采用部分可重配置技術(shù)，來(lái)支持器件按需即時(shí)對(duì)可編程邏輯功能進(jìn)行重新編程。

器件兩部分之間的互連操作對(duì)于設(shè)計(jì)人員在很大程度上是透明的。

圖 2 - Zynq-7000 EPP 采用的是一種常見(jiàn)工具流，供系統(tǒng)架構(gòu)師、軟件開(kāi)發(fā)人員和硬件設(shè)計(jì)師等人員使用。

工具開(kāi)發(fā)流程

圖中文字：

System Architect	系統(tǒng)架構(gòu)師
Software Developer	軟件開(kāi)發(fā)人員
Programming	編程
Integrate IP	集成 IP
Test	測(cè)試
Debug	調(diào)試
Custom IP	定制 IP
Xilinx IP	賽靈思 IP
Partner IP	合作伙伴 IP
Hardware Designer	硬件設(shè)計(jì)師
Design	設(shè)計(jì)
Integrate IP	集成 IP
Test	測(cè)試
Debug	調(diào)試

主、從器件之間的相互訪(fǎng)問(wèn)是根據(jù)為每個(gè)從器件分配的地址范圍，通過(guò) AXI 互連來(lái)路由的。多個(gè)主器件可以同時(shí)訪(fǎng)問(wèn)多個(gè)副器件，并且每個(gè) AXI 互連使用一個(gè)兩級(jí) (two-level) 仲裁機(jī)制解決爭(zhēng)用問(wèn)題。

?