基于DSP+FPGA的實(shí)時(shí)視頻采集系統(tǒng)設(shè)計(jì)
0 引言
圖像是自然生物或人造物理的觀測(cè)系統(tǒng)對(duì)世界的記錄，是以物理為載體，以介質(zhì)來
2010-01-11 10:15:46
535 由于FPGA技術(shù)和ARM技術(shù)應(yīng)用越來越廣泛，通過設(shè)計(jì)并行總線接口來實(shí)現(xiàn)兩者之間的數(shù)據(jù)交換，可以較容易地解決快速傳輸數(shù)據(jù)的需求，因此設(shè)計(jì)滿足系統(tǒng)要求的FPGA并行總線顯得尤為重要。本文設(shè)計(jì)的FPGA的ARM外部并行總線接口，滿足了總線的時(shí)序要求，并在某航空機(jī)載雷達(dá)應(yīng)答機(jī)中進(jìn)行了應(yīng)用.
2013-08-15 10:44:197204 
基于DSP+FPGA的20路 50Msps AD 數(shù)據(jù)處理平臺(tái)1、板卡概述 該DSP+FPGA高速信號(hào)采集處理板由我公司自主研發(fā)，包含一片TI DSP TMS320C6455和一片Xilinx
2014-06-24 14:01:53
本帖最后由 mr.pengyongche 于 2013-4-30 03:09 編輯
DSP+FPGA在高速高精運(yùn)動(dòng)控制器中的應(yīng)用 摘要：數(shù)字信號(hào)處理器具有高效的數(shù)值運(yùn)算能
2012-12-28 11:20:34
使用XINTF總線進(jìn)行通訊進(jìn)行數(shù)據(jù)傳輸，DSP，FPGAIO全部引出 這樣就可以很容易的將主控板融入到嵌入式系統(tǒng)中，需要什么外設(shè)可以直接裝在主控板上，可以用來控制電機(jī)，可以用來做數(shù)據(jù)采集系統(tǒng)。將外部
2016-07-18 16:59:22
的方法彌補(bǔ)單DSP核心的缺陷。DSP+FPGA的結(jié)構(gòu)能將DSP從繁瑣的外部接口管理中解放出來，充分發(fā)揮DSP的運(yùn)算優(yōu)勢(shì)，提高運(yùn)算效率的同時(shí)易于維護(hù)和擴(kuò)展。DSP通過XINTF接口與FPGA通信。DSP
2016-09-24 10:41:18
數(shù)據(jù)的收發(fā)的方法彌補(bǔ)單DSP核心的缺陷。DSP+FPGA的結(jié)構(gòu)能將DSP從繁瑣的外部接口管理中解放出來，充分發(fā)揮DSP的運(yùn)算優(yōu)勢(shì)，提高運(yùn)算效率的同時(shí)易于維護(hù)和擴(kuò)展。DSP通過XINTF接口與FPGA通信
2016-09-01 15:41:48
DSP和FPGA之間串口通信研究
2015-03-16 15:44:52
香港應(yīng)用科學(xué)研究院等單位成功應(yīng)用。為保證高頻穩(wěn)定運(yùn)行，PCB采用18層板的設(shè)計(jì)方案，硬件包括Xilinx公司當(dāng)前主流的Virtex-5系列 高性能FPGA ， 最大可達(dá)66萬(wàn)（331776×2
2010-12-25 15:47:19
今天調(diào)試FPGA與C6713以總線方式通訊，C6713自帶總線EMIF，FPGA模擬總線時(shí)序，使之與DSP通訊。調(diào)試過程中出現(xiàn)幾個(gè)問題，現(xiàn)一一記錄，以免忘記：1.調(diào)試過程中，發(fā)現(xiàn)DSP讀取總線時(shí)總是
2020-07-23 23:22:42
在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用越來越廣泛
2018-12-04 10:39:29
在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用越來越廣泛
2019-06-19 05:00:08
摘要：在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)
2019-06-21 05:00:04
申請(qǐng)理由：目前主控板為DSP+FPGA架構(gòu)，而CPU初步選擇的是C6000系列的TMS320C6745，希望通過對(duì)C6748的實(shí)際開發(fā)研究選擇合適的應(yīng)用。項(xiàng)目描述：項(xiàng)目為5MW風(fēng)電變流器的控制板，DSP主要作為CPU處理控制算法，并與FPGA做好數(shù)據(jù)交互。
2015-09-10 11:17:01
飛控計(jì)算機(jī)平臺(tái)尤為重要。傳統(tǒng)的單處理器核心飛控計(jì)算機(jī)難以在多通道異步數(shù)據(jù)收發(fā)的同時(shí)保證數(shù)據(jù)處理速度，難以滿足現(xiàn)代導(dǎo)彈的要求。本文提出了一種基于DSP+FPGA結(jié)構(gòu)，對(duì)外接口為422的通用數(shù)字飛控計(jì)算機(jī)
2019-06-26 07:29:55
本帖最后由 mr.pengyongche 于 2013-4-30 03:00 編輯
這是華中科技大學(xué)一篇關(guān)于dsp+fpga直線電機(jī)伺服驅(qū)動(dòng)的論文。希望對(duì)這方面科研的同學(xué)有幫
2013-03-22 17:21:46
SEED-HPS6678(HPS6678)是北京艾睿合眾科技有限公司新推出的新一代高端DSP+FPGA應(yīng)用方案。DSP采用TI公司首顆最高主頻為10GHz的8核浮點(diǎn)DSP芯片TMS320C6678
2019-09-24 08:29:12
XilinxKintex-7FPGA設(shè)計(jì)的TL6678F-EasyEVM評(píng)估板，是一款DSP+FPGA高速大數(shù)據(jù)采集處理平臺(tái)，由核心板與底板組成。核心板內(nèi)部DSP與FPGA通過SRIO、EMIF16、I2C通信總線連接
2021-07-09 08:30:00
。因?yàn)楣た貦C(jī)的總線為PC104,因此需要設(shè)計(jì)PC104與DSP之間的通信接口。系統(tǒng)中以Altera公司的一片FPGA芯片EPlK50來對(duì)該接口和數(shù)據(jù)采集過程中的邏輯控制與FIFO進(jìn)行設(shè)計(jì)。下面主要闡述
2019-05-07 07:00:09
的就是將DSP的SPI接口或普通IO與FPGA的JTAG端口相連，通過DSP實(shí)現(xiàn)JTAG功能，上位機(jī)將類似于bit文件通過總線傳輸至DSP，DSP升級(jí)FPGA?？催^FPGA的有關(guān)文檔，但是都不是很懂，向各位仁兄請(qǐng)教，看有沒有這么用的經(jīng)驗(yàn)，討教一二。
2014-08-05 16:18:37
有什么樣的關(guān)系么？我現(xiàn)在想做一塊DSP+FPGA的板子 DSP的PCIe總線在兩塊DSP之間互聯(lián)DSP與FPGA之間通信使用EMIF16 設(shè)計(jì)電路參照6678EVM板 不加入MSP430會(huì)不會(huì)影響我板子的功能呢？
2018-06-19 05:55:59
有限的不足，而且提高了監(jiān)控資源的利用率，降低了監(jiān)控成本?！ ? 系統(tǒng)硬件結(jié)構(gòu) 采用DSP+FPGA的硬件結(jié)構(gòu)方案，利用DSP和FPGA控制MAX4312選通所需要的視頻通道，從而達(dá)到在多路視頻通道間進(jìn)行切換的目的。系統(tǒng)結(jié)構(gòu)框圖如
2012-12-12 17:00:21
會(huì)受一定的影響。?本文所提出的基于DSP+FPGA的控制系統(tǒng)方案，利用FPGA的容量大、可編程實(shí)現(xiàn)很多功能，結(jié)合DSP具有高速的信息處理能力的特點(diǎn),使得本控制系統(tǒng)非常簡(jiǎn)潔，結(jié)構(gòu)靈活，通用性強(qiáng),系統(tǒng)也易于維護(hù)和擴(kuò)展。該方案基于軟件無(wú)線電的思想，是采用通用平臺(tái)的設(shè)計(jì)。?
2019-07-29 06:08:47
，時(shí)間信號(hào)解碼器，時(shí)序控制觸發(fā)器。FPGA芯片通過16位HPI接口與DSP相連，同時(shí)外擴(kuò)32位以太網(wǎng)控制總線與以太網(wǎng)接口芯片相連。實(shí)現(xiàn)網(wǎng)絡(luò)報(bào)文從接口芯片到DSP之間的數(shù)據(jù)鏈橋接。 3]數(shù)字化繼電保護(hù)
2018-09-06 10:21:51
ASIC不夠靈活的缺點(diǎn)。與其他中小規(guī)模集成電路相比，其優(yōu)點(diǎn)主要在于它有很強(qiáng)的靈活性，即其內(nèi)部的具體邏輯功能可以根據(jù)需要配置，對(duì)電路的修改和維護(hù)很方便。DSP＋FPGA結(jié)構(gòu)最大的特點(diǎn)是結(jié)構(gòu)靈活，有較強(qiáng)
2019-09-19 08:21:16
的重點(diǎn)是以DSP+FPGA為核心的視頻處理模塊的設(shè)計(jì)與實(shí)現(xiàn)，可以完成多路視頻的切換選擇輸出控制和視頻縮放顯示的功能，同時(shí)具備通信控制等功能。
2019-06-20 06:34:25
FPGA一般用來控制整個(gè)系統(tǒng)的時(shí)序，本設(shè)計(jì)采用集成微處理器的FPGA，同時(shí)完成信號(hào)模擬和時(shí)序控制的功能，改變了以往信號(hào)處理DSP+FPGA中FPGA作為協(xié)處理器的模式[1-3]。整個(gè)設(shè)計(jì)僅需要具有嵌入
2019-07-15 06:48:33
用FPGA進(jìn)行硬件實(shí)現(xiàn)，這樣能兼顧速度及靈活性。高層的處理算法結(jié)構(gòu)復(fù)雜，適用于運(yùn)算速度高、尋址方式靈活、通信機(jī)制強(qiáng)的DSP芯片宋實(shí)現(xiàn)?！ ?b class="flag-6" style="color: red">DSP+FPGA架構(gòu)的最大特點(diǎn)是結(jié)構(gòu)靈活、有較強(qiáng)的通用性
2019-06-19 06:12:05
目前伺服控制器的設(shè)計(jì)多以DSP或MCU為控制核心，但DSP的靈活性不如FPGA，且在某些環(huán)境比較惡劣的條件如高溫高壓下DSP的應(yīng)用效果會(huì)大打折扣，因此以FPGA為控制核心，對(duì)應(yīng)用于機(jī)載三軸伺服控制平臺(tái)的控制器進(jìn)行了設(shè)計(jì)與優(yōu)化。
2019-07-08 06:28:36
基于FPGA的機(jī)載顯示系統(tǒng)該如何去設(shè)計(jì)？如何對(duì)機(jī)載顯示系統(tǒng)進(jìn)行優(yōu)化？
2021-06-01 06:04:12
基于FPGA的PCI總線接口設(shè)計(jì)
2017-09-30 09:12:46
基于FPGA的PCI總線接口設(shè)計(jì)
2020-03-15 11:43:10
基于EMIF接口的DSP控制系統(tǒng)設(shè)計(jì)
2021-04-02 06:41:54
為了滿足高性能和小型化的要求，采用SoPC技術(shù)在一片FPGA上實(shí)現(xiàn)了多個(gè)嵌入式系統(tǒng)來完成1553B通信和顯示處理等航電接口功能，特別是用VHDL語(yǔ)言實(shí)現(xiàn)了軟件可配置的彩色調(diào)色板和分層疊加顯示技術(shù)
2019-06-10 05:00:06
光電跟蹤系統(tǒng)在實(shí)戰(zhàn)環(huán)境中，針對(duì)復(fù)雜場(chǎng)景下快速運(yùn)動(dòng)目標(biāo)實(shí)施實(shí)時(shí)跟蹤的魯棒性與穩(wěn)定性，筆者提出以雙DSP和FP-GA為核心來構(gòu)建主從式超高速并行處理體系的設(shè)計(jì)思想，并研究開發(fā)了基于雙DSP的新型柔性機(jī)載實(shí)時(shí)
2019-07-02 06:57:27
什么是DSP流水線協(xié)議？如何利用FPGA與ADSP TS201去設(shè)計(jì)總線接口？
2021-04-28 06:31:06
在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用越來越廣泛。那么，我們?cè)撛趺蠢?b class="flag-6" style="color: red">FPGA與ADSP TS201設(shè)計(jì)總線接口呢？
2019-08-09 06:56:11
PCI總線是什么？有什么特點(diǎn)？如何利用FPGA去設(shè)計(jì)PCI總線的接口電路？設(shè)計(jì)PCI總線接口時(shí)應(yīng)注意哪些問題？
2021-05-31 06:37:24
什么是PCI總線？它有什么特點(diǎn)？如何利用FPGA設(shè)計(jì)PCI總線的接口電路？設(shè)計(jì)PCI總線接口時(shí)應(yīng)注意哪些問題？
2021-04-29 06:10:31
總線的FPGA接口？ FPGA必須插在服務(wù)器主板上嗎？它可以與普通的服務(wù)器主板連接嗎？我的問題是我只能在電路板底部表面的過孔處點(diǎn)擊QPI信號(hào)，并需要某種連接器來連接FPGA。謝謝！
2020-03-13 10:05:34
這款DSP+FPGA的廣州創(chuàng)龍TL6678F-EasyEVM開發(fā)板，擁有TI KeyStone C66x多核定點(diǎn)/浮點(diǎn)DSP TMS320C6678 + Xilinx Kintex-7 FPGA
2018-03-06 17:35:26
想做一臺(tái)色選機(jī)，機(jī)械專業(yè)出身的，只玩過初級(jí)的51單片機(jī)的開發(fā)板。就是這幾乎沒有的基礎(chǔ)。沒有自己做過電路。DSP+FPGA做色選機(jī)，一般來說。都沒有接觸過，有一年的時(shí)間，研究生階段的，機(jī)械專業(yè)的，還要
2015-06-11 00:08:22
領(lǐng)域。本文基于雷達(dá)實(shí)時(shí)信號(hào)處理的需要，用FPGA實(shí)現(xiàn)了多DSP信號(hào)處理模板局部總線和基于標(biāo)準(zhǔn)VME總線的計(jì)算機(jī)進(jìn)行通信的接口設(shè)計(jì)。 2 VME總線的功能特點(diǎn)VME總線系統(tǒng)的功能結(jié)構(gòu)可以分為4類：數(shù)據(jù)傳輸
2019-04-22 07:00:07
Broadkey 6416板是一款高端的PCI總線數(shù)據(jù)采集卡，該卡可作軟件無(wú)線電數(shù)字中頻接收、數(shù)據(jù)采集、數(shù)據(jù)分析和信號(hào)處理等使用。該卡采用ADC＋FPGA＋DSP 的通用架構(gòu)，都采用高速、高性能
2010-02-05 15:04:28
最近做的東西涉及到將原有的DSP+FPGA架構(gòu)的程序移植到ZYNQ-7系列FPGA上，請(qǐng)問如何將原DSP程序移植到ZYNQ-7的ARM上，可不可以做一個(gè)EMIF總線和AXI總線轉(zhuǎn)換的模塊呢？
2014-05-12 21:51:09
請(qǐng)教電力電子方向里dsp+FPGA架構(gòu)的案例
2018-12-10 18:32:58
=transparent]一、板卡概述 該DSP+FPGA高速信號(hào)采集處理板由我公司自主研發(fā)，包含一片TI DSP TMS320C6657和一片Xilinx K7 FPGA
2018-06-01 17:48:37
的模式。FPGA非常適合與 DSP配合。本方案中，DSP與 FPGA的通信接口主要由數(shù)據(jù)總線，地址總線和一些控制信號(hào)組成。FPGA和 DSP之間由 8位數(shù)據(jù)總線連接，數(shù)據(jù)以字節(jié)形式并行傳輸。DSP通過
2020-08-19 09:29:48
過程中更加穩(wěn)定、高速、可靠。本文旨在探討采用DSP與相應(yīng)接口芯片BU-61864，設(shè)計(jì)相關(guān)電路來實(shí)現(xiàn)機(jī)載火控?cái)?shù)據(jù)的采集。1 1553B數(shù)據(jù)總線MIL_STD_1553B是軍工定義的數(shù)字時(shí)分制命令/響應(yīng)式多路
2019-06-13 05:00:04
基于FPGA的PCI總線接口設(shè)計(jì):：PCI是一種高性能的局部總線規(guī)范，可實(shí)現(xiàn)各種功能標(biāo)準(zhǔn)的PCI總線卡。本文簡(jiǎn)要介紹了PCI總線的特點(diǎn)、信號(hào)與命令，提出了一種利用高速FPGA實(shí)現(xiàn)PCI總線接
2009-06-25 08:17:18
48 本文介紹了DSP 和FPGA 在數(shù)字電子設(shè)計(jì)中的優(yōu)勢(shì)，并結(jié)合雷達(dá)模擬系統(tǒng)的硬件設(shè)計(jì)實(shí)例，重點(diǎn)闡述了相應(yīng)的硬件與軟件實(shí)現(xiàn)方法。關(guān)鍵詞：DSP FPGA 數(shù)字電路設(shè)計(jì)雷達(dá)模擬系統(tǒng)
2009-08-25 14:33:0115 簡(jiǎn)要分析了DSP＋FPGA系統(tǒng)的特點(diǎn)和優(yōu)越性，并且結(jié)合一個(gè)實(shí)時(shí)信號(hào)處理板的開發(fā)，提出在此類系統(tǒng)中，FPGA設(shè)計(jì)的幾個(gè)關(guān)鍵問題，并且給出了詳實(shí)的分析和解決方案。
2009-09-02 17:44:4424 使用EMIF將Xilinx FPGA與TI DSP平臺(tái)接口:本應(yīng)用指南使用外部存儲(chǔ)器接口 (EMIF) 實(shí)現(xiàn)了 Xilinx FPGA 到 Texas Instruments 數(shù)字信號(hào)處理器 (DSP) 平臺(tái)的幾種連接。指南目錄本手冊(cè)包含以下章節(jié)
2009-11-01 15:00:0968 為了在梳棉機(jī)上實(shí)現(xiàn)在線檢測(cè)監(jiān)控棉網(wǎng)中的棉結(jié)雜質(zhì),提出了一種基于DSP+FPGA架構(gòu)的硬件圖像處理在線檢測(cè)裝置,取代傳統(tǒng)的PC-Base檢測(cè)模式;采用符合梳棉機(jī)機(jī)械結(jié)構(gòu)的光源設(shè)計(jì)和控制
2010-02-24 14:06:0518 對(duì)于嵌入式折反射全景視頻處理系統(tǒng)，由于計(jì)算量大，一般采用多處理器協(xié)同的結(jié)構(gòu)，但在該結(jié)構(gòu)下多個(gè)處理器之間需要進(jìn)行高速的數(shù)據(jù)通信。該文提出一種基于DSP+FPGA 架構(gòu)的雙核
2010-03-06 11:03:4610 為了在梳棉機(jī)上實(shí)現(xiàn)在線檢測(cè)監(jiān)控棉網(wǎng)中的棉結(jié)雜質(zhì),提出了一種基于DSP+FPGA架構(gòu)的硬件圖像處理在線檢測(cè)裝置,取代傳統(tǒng)的PC-Base檢測(cè)模式;采用符合梳棉機(jī)機(jī)械結(jié)構(gòu)的光源設(shè)計(jì)和控制
2010-07-17 17:25:0910 摘? 要： 本文在分析WCDMA系統(tǒng)基帶處理方案的基礎(chǔ)上，結(jié)合DSP和FPGA性能的比較，提出了一種在性能、靈活性和性價(jià)比上都比較理想的DSP+FPGA基帶發(fā)送的實(shí)現(xiàn)方案。 引言 隨
2006-03-11 13:29:42670 
摘 要 ：PCI是一種高性能的局部總線規(guī)范，可實(shí)現(xiàn)各種功能標(biāo)準(zhǔn)的PCI總線卡。本文簡(jiǎn)要介紹了PCI總線的特點(diǎn)、信號(hào)與命令，提出了一種利用高速FPGA實(shí)現(xiàn)PCI總線接口的
2009-06-20 13:13:28936 
基于DSP的CAN總線接口設(shè)計(jì)
1． CAN總線簡(jiǎn)介
控制器局部網(wǎng)絡(luò)（CAN ControllerAreaNetwork）是德國(guó)Bosch公司從20世紀(jì)80年代初為解決現(xiàn)代汽車中眾多
2009-10-04 09:41:574265 
FPGA與ADSP TS201的總線接口設(shè)計(jì)
在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜
2009-12-11 10:13:292356 基于DSP+FPGA的實(shí)時(shí)視頻采集系統(tǒng)設(shè)計(jì)
0 引言
圖像是自然生物或人造物理的觀測(cè)系統(tǒng)對(duì)世界的記錄，是以物理為載體，以介質(zhì)來記錄信息的
2009-12-16 10:20:55576 
一種基于DSP+FPGA的控制系統(tǒng)方案設(shè)計(jì)
一、前言 ?
本文提到的控制系統(tǒng)控制通信設(shè)備的正常工作，是整個(gè)通信設(shè)備的重要組成部分。該控制系統(tǒng)要實(shí)現(xiàn)的功能
2009-12-22 17:44:41870 
機(jī)載TM總線接口設(shè)計(jì)方案
概述：在研發(fā)第四代戰(zhàn)機(jī)過程中，TM總線成為機(jī)載航空總線的研究熱點(diǎn)之一。提出一種利用EDA技術(shù)的TM總線接口設(shè)計(jì)。硬件
2010-03-24 09:56:461102 
目前的衛(wèi)星遙感圖像壓縮系統(tǒng)硬件方案大多基于高性能可編程邏輯器件FPGA[2-4]。但這種方案整系統(tǒng)成本居高不下，且FPGA存在單粒子翻轉(zhuǎn)效應(yīng)。因此，筆者提出一種多DSP+FPGA的
2010-11-27 10:35:051386 
摘要：為了實(shí)現(xiàn)高速HDLC通訊協(xié)議，設(shè)計(jì)了DSP+FPGA結(jié)構(gòu)的485通訊接口，接口包括DSP、FPGA、485轉(zhuǎn)換等硬件電路，以及DSP與FPGA之間的數(shù)據(jù)交換程序和FPGA內(nèi)部狀態(tài)機(jī)；其中DSP用于實(shí)現(xiàn)數(shù)據(jù)控制，FPGA用于實(shí)現(xiàn)HDLC通訊協(xié)議，DSP與FPGA之間采用XINTF方式，通過雙FI
2011-02-25 17:24:3498 摘要:根據(jù)衛(wèi)星數(shù)傳系統(tǒng)的要求，考慮FPGA的單拉子效應(yīng)，提出一種多。印DSP+FPGA的衛(wèi)星數(shù)據(jù)壓縮機(jī)的硬件結(jié)構(gòu)。介紹了CCD相機(jī)與教據(jù)壓縮機(jī)之間的LVDS接口、數(shù)據(jù)壓縮機(jī)與綜合處理器之間的遙控遙測(cè)接口、硬件內(nèi)部DSP與FPGA之間的串行EDMA方式通信接口的實(shí)現(xiàn)方法，
2011-02-27 23:08:5661 摘要：本文在分析TD-SCDMA系統(tǒng)基帶處理方案的基礎(chǔ)上，提出了一種在性能、靈活性和性價(jià)比方面都比較理想的DSP+FPGA基帶發(fā)送的實(shí)現(xiàn)方案。 關(guān)鍵詞：TD-SCDMA；基帶處理；DSP；FPGA
2011-03-02 01:38:4160 在深入研究1553B 總線標(biāo)準(zhǔn)的基礎(chǔ)上， 介紹了一種基于FPGA 的總線接口通信模塊的芯片設(shè)計(jì)方法。給出了總體設(shè)計(jì)方案，從模擬和數(shù)字兩方面分析了各功能模塊。最后在Xilinx 軟件中用VHD
2011-09-20 17:09:503227 
開發(fā)了多DSP雷達(dá)信號(hào)處理板卡。對(duì)DSP互連、DSP與FPGA通信以及基于Xilinx FPGA的PCIE總線進(jìn)行設(shè)計(jì)。系統(tǒng)可擴(kuò)展性好、效率高。用DriverStudio開發(fā)了WDM總線驅(qū)動(dòng)程序，具有很好的通用性和可移植
2012-05-28 17:40:0875 本文開發(fā)了多DSP雷達(dá)信號(hào)處理板卡。對(duì)DSP互連、DSP與FPGA通信以及基于Xilinx FPGA的PCIE總線進(jìn)行設(shè)計(jì)。系統(tǒng)可擴(kuò)展性好、效率高。用DriverStudio開發(fā)了WDM總線驅(qū)動(dòng)程序，具有很好的通用性和可
2012-05-29 17:15:0146 在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)
2012-07-05 15:01:407272 
介紹了一種基于DSP和FPGA的磁鐵電源控制器的設(shè)計(jì)方案，闡述了該控制器硬件系統(tǒng)的組成，包括信號(hào)調(diào)理電路、中間數(shù)據(jù)處理部分、后端的驅(qū)動(dòng)電路。同時(shí)給出了DSP和FPGA之間通過SPI接口
2012-07-27 16:20:3136 設(shè)計(jì)了一種基于DSP與FPGA的運(yùn)動(dòng)控制器。該控制器以DSP為控制核心，用FPGA構(gòu)建運(yùn)動(dòng)控制器與傳感器以及電機(jī)驅(qū)動(dòng)器的接口電路。充分發(fā)揮了DSP強(qiáng)大的運(yùn)算能力和FPGA的并行處理能力。具有
2012-10-26 15:21:5193 設(shè)計(jì)了一種基于DSP和FPGA的ARINC429總線接口卡。該設(shè)計(jì)使用PLX公司的PCI9052和HARRIS公司的HS3282作為專用協(xié)議芯片，TI公司的TMS320F2812作為嵌入式CPU，Altera公司的FPGA芯片EP1C12來進(jìn)行邏輯控制、
2013-03-12 15:09:4262 機(jī)載數(shù)據(jù)記錄儀的1553B總線接口設(shè)計(jì)_靳鴻
2017-02-08 01:57:576 基于FPGA和多DSP的多總線并行處理器設(shè)計(jì)
2017-10-19 13:40:314 基于FPGA的VME總線與DSP通信接口設(shè)計(jì)
2017-10-19 13:49:3026 基于DSP的FPGA配置方法研究與實(shí)現(xiàn)
2017-10-19 16:15:1936 光纖陀螺信號(hào)處理電路中FPGA與DSP的接口方法研究
2017-10-20 08:40:252 基于DSP_FPGA與CAN總線的跟蹤控制器設(shè)計(jì)
2017-10-21 08:52:075 摘要 利用異步FIFO實(shí)現(xiàn)FPGA與DSP進(jìn)行數(shù)據(jù)通信的方案。FPGA在寫時(shí)鐘的控制下將數(shù)據(jù)寫入FIFO，再與DSP進(jìn)行握手后，DSP通過EMIFA接口將數(shù)據(jù)讀入。文中給出了異步FIFO的實(shí)現(xiàn)
2017-10-30 11:48:441 PCIE總線的多DSP系統(tǒng)接口設(shè)計(jì)
2017-10-31 10:42:0323 和在PCM-5825上驗(yàn)證接口設(shè)計(jì)的X86匯編語(yǔ)言程序。 關(guān)鍵詞 DSP HPI PC104總線 FPGA VHDL源代碼 在一款嵌入式數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)中，采用TMS320VC54
2017-11-06 14:30:423 針對(duì)信號(hào)處理數(shù)據(jù)量大、實(shí)時(shí)性要求高的特點(diǎn)，從實(shí)際應(yīng)用出發(fā)，設(shè)計(jì)了以雙DSP+FPGA為核心的并行信號(hào)處理模塊。為了滿足不同的信號(hào)處理任務(wù)需求，FPGA可以靈活地選擇與不同的DSP組成不同的信號(hào)處理
2017-11-17 06:11:402373 
圖形顯示質(zhì)量和速度，缺點(diǎn)是國(guó)內(nèi)復(fù)雜 ASIC 設(shè)計(jì)成本極高以及工藝還不成熟。 （2）基于 DSP+FPGA 的架構(gòu)，優(yōu)點(diǎn)是，充分發(fā)揮 DSP 對(duì)算法分析處理和 FPGA對(duì)數(shù)據(jù)流并行執(zhí)行的獨(dú)特優(yōu)勢(shì)，提高圖形處理的性能；缺點(diǎn)是，上層 CPU 端將OpenGL 繪圖函數(shù)封裝后發(fā)給 DSP，DSP 拆分后再
2017-11-30 15:10:0921 以通用機(jī)載總線監(jiān)控及測(cè)試系統(tǒng)研發(fā)為背景，針對(duì)接口控制文檔（ICD）嚴(yán)重依賴于總線類型，缺乏通用性的現(xiàn)狀，提出了一種通用的ICD設(shè)計(jì)方法。在軟件層面上對(duì)接口控制文檔的通用性進(jìn)行高層抽象，并在
2017-12-21 13:57:230 本文主要介紹了一種基于DSP＋FPGA的實(shí)時(shí)圖像去霧增強(qiáng)系統(tǒng)設(shè)計(jì)，FPGA通常作為一種調(diào)度使用，圖像處理算法實(shí)現(xiàn)主要靠高速處理信號(hào)處理芯片DSP完成，在跟蹤等領(lǐng)域圖像數(shù)據(jù)只需單向進(jìn)入DSP，處理后輸出相應(yīng)參數(shù)即可，在實(shí)時(shí)視頻圖像處理中大量圖像數(shù)據(jù)只需通過EMIF輸入，且輸出數(shù)據(jù)量較小可以實(shí)時(shí)完成。
2017-12-25 10:24:213380 
本文主要介紹了一種基于DSP＋FPGA視頻圖像采集處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，DSP-BF561作為主處理器，負(fù)責(zé)整個(gè)算法的調(diào)度和數(shù)據(jù)流的控制，完成圖像數(shù)據(jù)的采集與顯示及核心算法的實(shí)現(xiàn)，FPGA作為DSP的協(xié)處理器，依托其高度的并行處理能力，完成圖像預(yù)處理中大量的累乘加運(yùn)算。實(shí)驗(yàn)證明系統(tǒng)達(dá)到了實(shí)時(shí)性要求。
2017-12-25 10:39:474504 
創(chuàng)龍結(jié)合TI KeyStone系列多核架構(gòu)TMS320C6678及Xilinx Kintex-7系列FPGA設(shè)計(jì)的TL6678F-EasyEVM開發(fā)板是一款DSP+FPGA高速大數(shù)據(jù)采集處理平臺(tái)
2020-02-12 13:42:303657 基于FPGA和DSP的機(jī)載圖形顯示系統(tǒng)
2021-06-08 10:48:0836
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論