前言

目前的電子系統(tǒng)中，總線設(shè)計越來越普遍，特別是DDRx并行總線設(shè)計，其具有頻率高、位數(shù)多等特點。隨著頻率的提高，信號的邊沿越來越陡，電源電壓越來越低，相反地，PCB板空間卻不斷壓縮，這就導(dǎo)致了總線設(shè)計的信號質(zhì)量和時序裕量越來越小。因此，對高速并行總線互連設(shè)計中能夠影響信號質(zhì)量的因素進(jìn)行仿真分析，盡可能提高系統(tǒng)的噪聲容限與時序裕量，對于提升系統(tǒng)的性能及可靠性，縮短研發(fā)周期，節(jié)約設(shè)計成本，具有非常重要的意義。

本文介紹了采用芯和半導(dǎo)體Hermes PSI軟件進(jìn)行信號總線的電磁場建模和仿真分析流程。在常規(guī)仿真分析中，如果采用三維全波分析，仿真時間會很長。Hermes PSI提供了一種針對信號總線的快速準(zhǔn)確的建模分析方案。

信號總線電磁場建模分析流程

1. 設(shè)計文件導(dǎo)入

首先將PCB設(shè)計文件導(dǎo)入到Hermes PSI軟件中，選擇需要分析的總線以及參考平面(通常為GND);

圖1. 選擇所需導(dǎo)入的Net

點擊OK后，軟件會對設(shè)計形成2D視圖;

圖2. 設(shè)計的2D視圖

2. Stackup和Materials設(shè)置

雙擊結(jié)構(gòu)樹中的Stackup進(jìn)入Stackup編輯界面，在該界面下用戶可以根據(jù)PCB的疊層結(jié)構(gòu)進(jìn)行參數(shù)設(shè)置，包括每層的厚度、材料、介電常數(shù)、損耗角正切值等。

圖3. Stackup 編輯窗口

3. Padstack設(shè)置

接下來雙擊結(jié)構(gòu)樹中的Padstack進(jìn)入“Padstack Editor”界面，根據(jù)仿真需要設(shè)置Padstack的尺寸等參數(shù)。

圖4. Padstack Editor 界面

4.選擇分析流程

點擊Analysis setup，右鍵，新建一個仿真流程，此案例選擇SI Model Extractor：

圖5. 仿真流程選擇

選擇SI Model Extractor，點擊OK后，會自動生成一個SI Model Extractor Workflow：

圖6. SI Model Extractor Workflow 界面

5.選擇需要仿真的Nets

在SI Model Extractor Workflow中點擊Nets，進(jìn)入到Select Nets界面中，選擇需要仿真的Nets后，點擊OK。

圖7. Select Nets界面

6.端口自動生成

軟件對選擇的Nets會自動生成對應(yīng)的端口，不需要人工逐個對信號進(jìn)行復(fù)雜的端口設(shè)置。

圖8. 端口自動生成

7.求解器設(shè)置

在SI Model Extractor Workflow中點擊Solver，進(jìn)入到求解器的設(shè)置界面。在此界面中，設(shè)計師可對仿真的仿真頻率、求解器類型、Mesh Size的大小、掃描選項、Via Model以及Trace Model等進(jìn)行詳細(xì)的設(shè)置。

圖9. 求解器設(shè)置界面

8.高性能計算配置

在SI Model Extractor Workflow中點擊XHPC，進(jìn)入到高性能計算的界面。在此界面中，設(shè)計師可根據(jù)仿真需求以及仿真資源的實際情況對高性能計算進(jìn)行詳細(xì)的配置。

圖10. XHPC配置界面

9.仿真結(jié)果查看

仿真完成以后，軟件會自動打開芯和的SnpExpert軟件生成相應(yīng)S參數(shù)結(jié)果，在SnpExpert中可對仿真結(jié)果進(jìn)行查看和后處理分析。

圖11. S參數(shù)分析窗口

總結(jié)

本文介紹了采用芯和半導(dǎo)體Hermes PSI軟件進(jìn)行信號總線的電磁場建模和仿真分析流程，步驟包括：設(shè)計文件導(dǎo)入、Stackup和Materials設(shè)置、Padstack設(shè)置、選擇分析流程、選擇需要仿真的Nets、端口自動生成、求解器設(shè)置、高性能計算配置以及仿真結(jié)果查看。自動化的向?qū)讲僮髁鞒蹋蟠筇岣吡?a target="_blank">工程師進(jìn)行信號總線建模和仿真的效率，加快了產(chǎn)品的設(shè)計和迭代。

審核編輯：湯梓紅